DIGILENT Anvyl FPGA plaka

Produktuaren informazioa

AnvylTM FPGA Board Spartan-6 LX45 FPGA-rekin erabiltzeko optimizatutako errendimendu handiko plaka logikoa da. Hainbat funtzio eskaintzen ditu, besteak beste, 6,822 xerra, 2.1 Mbit RAM bloke azkarra, DCM eta PLL-ekin erloju-lauzak, DSP xerra eta 500MHz+-ko erloju-abiadurak. Taulak plaken euskarria IP eta erreferentzia diseinuen bilduma zabalarekin ere dator, baita Digilent-en eskuragarri dauden gehigarri-taulen bilduma handi batekin ere. webgunea.

AnvylTM FPGA plakaren ezaugarriek FPGA konfigurazio aukerak, elikadura-hornidura-eskakizunak eta Adept System-ekin bateragarritasuna dira programazio errazerako.

FPGA konfigurazioa:
Anvyl taulak taulako moduko jumper bat du (JP2), J-ren artean hautatzeko aukera ematen duenaTAG/USB eta ROM programazio moduak. JP2 kargatzen ez bada, FPGA automatikoki konfiguratuko da ROMetik. JP2 kargatzen bada, FPGA inaktibo egongo da piztu ondoren J-tik konfiguratu arteTAG edo Serial programazio ataka (USB memoria-stick).

Digilent eta Xilinx-ek FPGA eta SPI ROM programatzeko softwarea eskaintzen dute. Programazioa files FPGA barruan gordetzen dira SRAM-en oinarritutako memoria-zeluletan. Datu hauek FPGAren funtzio logikoak eta zirkuitu konexioak definitzen dituzte eta baliozkoak izaten jarraitzen dute energia kendu arte, PROG_B sarrera baieztatuz edo konfigurazio berri batekin gainidatzi arte. file.

FPGA USB-HID HOST atakari (J14) atxikitako FAT formateatutako memoria-makil batetik ere programatu daiteke makila .bit konfigurazio bakarra badu. file erroko direktorioan, JP2 kargatzen da eta plaka pizten da. FPGAk automatikoki baztertuko du edozein .bit fileFPGA egokirako eraikita ez daudenak.

Elikatze iturriak:
Anvyl taulak kanpoko 5V, 4A edo handiagoa den energia iturri bat behar du, erdiko positibo batekin, 2.1 mm-ko barne-diametroko entxufe coaxial batekin. Anvyl kitaren barruan elikadura-iturri egoki bat eskaintzen da. liburukiatagAnalog Devices-en zirkuitu erregulatzaileek beharrezko 3.3 V, 1.8 V eta 1.2 V-ko hornidurak sortzen dituzte 5 V-ko hornidura nagusitik. Potentzia ona duen LED batek (LD19) hornidura guztiak normaltasunez funtzionatzen ari direla adierazten du.

Plakako potentzia-errail desberdinek hainbat osagairi energia ematen diete, hala nola, USB-HID konektoreei, TFT ukipen-pantaila kontrolatzailea, HDMI, hedapen-konektorea, SRAM, Ethernet PHY I/O, USB-HID kontrolagailuak, FPGA I/O, osziladoreak, SPI Flash. , Audio kodeka, TFT pantaila, OLED pantaila, GPIO eta Pmods.

Sistema trebea:
Adept Anvyl plaka programatzeko konfigurazio interfaze sinplifikatua eskaintzen duen software sistema da. Anvyl taula Adept erabiliz programatzeko, plaka konfiguratu eta softwarea hasieratu behar duzu.

Produktuak erabiltzeko jarraibideak

1. Ziurtatu Anvyl taula itzalita dagoela.
2. FPGA ROMetik konfiguratu nahi baduzu, ziurtatu on-board mode jumper (JP2) ez dagoela kargatu. J-tik FPGA konfiguratu nahi baduzuTAG edo USB, kargatu JP2.
3. FPGA memoria stick batetik programatu nahi baduzu, ziurtatu FAT formatua duela eta .bit konfigurazio bakarra duela. fileerroko direktorioan.
4. Konektatu kanpoko elikadura zentroko positibo batekin, 2.1 mm-ko barne-diametroko entxufe coaxial batekin, beharrezko 5V, 4A edo handiagoa den elikadura-iturri hornitzeko.
5. Elikadura-iturri konektatuta dagoenean, elikadura ona duen LEDak (LD19) hornidura guztiak normaltasunez funtzionatzen duela adierazi beharko luke.
6. Programatzeko Adept System erabiltzen baduzu, konfiguratu Anvyl plaka eta hasieratu softwarea Adept-en dokumentazioaren arabera.
7. Jarraitu Digilent-ek edo Xilinx-ek emandako programazio-argibide espezifikoak FPGA programatzeko J erabilizTAG, USB edo ROM metodoak.
8. Ikus Digilent-en eskuragarri dauden dokumentazio osagarria eta baliabideak webgunea taularen ezaugarriak erabiltzeari eta gehigarrien plakekin bateragarritasunari buruzko informazio gehiago lortzeko.

Amaituview

Anvyl FPGA garapen-plataforma oso eta erabiltzeko prest dagoen zirkuitu digitalaren garapen-plataforma da -3 Xilinx Spartan-6 LX45 FPGA abiadura-mailan oinarrituta. FPGA handiak, 100 mbps Ethernet, HDMI Bideoa, 128 MB DDR2 memoria, 4.3″ LED atzeko argiztatutako LCD ukipen-pantaila, 128 × 32 pixeleko OLED pantaila, 630 lotura puntuko plaka, USB HID kontroladore anitz eta I2S audio kodeka egiten ditu. Anvyl plataforma ezin hobea da Xilinx-en MicroBlaze-n oinarritutako prozesadore txertatuen diseinuak onartzen dituen FPGA ikasketa-estazio baterako. Anvyl Xilinx CAD tresna guztiekin bateragarria da, ChipScope, EDK eta doako ISE barne. WebPACK™, diseinuak kostu gehigarririk gabe osa daitezke. Taularen neurriak 27.5 cm x 21 cm dira.

Spartan-6 LX45 errendimendu handiko logikarako optimizatuta dago eta eskaintzen du:

• 6,822 xerra, bakoitza sarrerako lau LUT eta zortzi txankleta dituena
• Bloke azkarreko RAM 2.1Mbit
• lau erloju fitxa (zortzi DCM eta lau PLL)
• 58 DSP xerra
• 500MHz+ erloju-abiadura

Plaken euskarria IP eta erreferentzia-diseinuen bilduma zabala eta gehigarri-taulen bilduma zabala daude eskuragarri Digilent-en webgunea. Ikusi Anvyl orrialdea helbidean www.digilentinc.com informazio gehiagorako.

Ezaugarriak hauek dira:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128 MB DDR2 SDRAM
• 2 MB SRAM
• 16MB QSPI FLASH konfiguraziorako eta datuak gordetzeko
• 10/100 Ethernet PHY
• HDMI Bideo Irteera
• 12 biteko VGA ataka
• 4.3″ formatu zabaleko kolore biziko LED atzeko argiztatutako LCD pantaila
• 128 × 32 pixel 0.9" WiseChip/Univision UG-23832HSWEG04 OLED pantaila grafikoko panela
• bi zifrako Zazpi Segmentuko LED pantailak
• I2S Audio kodeka linea-sarrera, linea-irteera, mikrofonoa eta entzungailuekin
• 100MHz kristalezko osziladorea
• barneko USB2 atakak programatzeko eta USB-HID gailuetarako (sagua/teklatua)
• Digilent USB-JTAG USB-UART funtzionaltasuna duten zirkuituak
• Etiketatutako 16 tekla dituen teklatua (0-F)
• GPIO: 14 LED (10 gorri, 2 hori, 2 berde), 8 etengailu lerragarri, 8 DIP etengailu 2 taldetan eta 4 botoi
• 10 I/O digital dituen ohola
• 32 I/O-ak 40 pin hedapen-konektorera bideratzen dira (I/O-ak Pmod portuekin partekatzen dira)
• zazpi 12 pin Pmod atakak 56 I/O guztira
• 20W-ko elikadura-iturria eta USB kablea ditu

FPGA konfigurazioa

Piztu ondoren, Anvyl plakako FPGA konfiguratu (edo programatu) egin behar da edozein funtzio bete aurretik. FPGA hiru modutara konfigura daiteke: PC batek Digilent USB-J erabil dezakeTAG zirkuituak (J12 ataka, "PROG" etiketatua) FPGA pizten den bakoitzean programatzeko, konfigurazio bat file SPI Flash ROM barnean gordeta automatikoki FPGAra transferitu daiteke piztean edo programazio batean. file USB memoria-stick batetik "Host" (J14) etiketatutako USB HID atakara transferi daiteke.
On-board moduko jumper batek (JP2) J artean hautatzen duTAG/USB eta ROM programazio moduak. JP2 kargatzen ez bada, FPGA automatikoki konfiguratuko da ROMetik. JP2 kargatzen bada, FPGA inaktibo egongo da piztu ondoren J-tik konfiguratu arteTAG edo Serial programazio ataka (USB memoria-stick).
Digilentek eta Xilinxek libreki banatzen dute FPGA eta SPI ROM programatzeko erabil daitekeen softwarea. Programazioa files FPGA barruan gordetzen dira SRAM-en oinarritutako memoria-zeluletan. Datu honek FPGAren funtzio logikoak eta zirkuitu konexioak definitzen ditu, eta baliozkoak izaten jarraitzen du energia kendu arte, PROG_B sarrera baieztatuz edo konfigurazio berri batek gainidatzi arte. file.
FPGA konfigurazioa fileJ bidez transferitzen diraTAG ataka eta USB memoria batetik erabili .bit file mota, eta SPI programazioa files erabili .mcs file mota. Xilinxen ISE WebPack eta EDK softwareak .bit sor dezakete files VHDL, Verilog edo eskematikoan oinarritutako iturritik files (EDK MicroBlaze™ kapsulatutako prozesadorean oinarritutako diseinuetarako erabiltzen da). Behin .bit file sortu da, Anvyl-en FPGA programatu daiteke USB-J bidezTAG zirkuituak (J12 ataka) Digilent-en Adept softwarea edo Xilinx-en iMPACT softwarea erabiliz. .mcs bat sortzeko file .bit batetik file, erabili PROM File Sorgailu tresna Xilinx-en iMPACT softwarearen barruan. .mcs file gero SPI Flash-era programatu daiteke iMPACT erabiliz.

FPGA USB-HID HOST atakari (J14) atxikitako FAT formateatutako memoria-makil batetik ere programatu daiteke makila .bit konfigurazio bakarra badu. file erroko direktorioan, JP2 kargatzen da eta plaka pizten da. FPGAk automatikoki baztertuko du edozein .bit fileFPGA egokirako eraikita ez daudenak.

Elikatze-hornidurak

Anvyl plakak kanpoko 5V, 4A edo handiagoa den elikadura-iturri bat behar du, erdiko positibo batekin, 2.1 mm-ko barne-diametroko entxufe coaxial batekin (hornidura egoki bat eskaintzen da Anvyl kitaren barruan). liburukiatagAnalog Devices-en erregulatzaile-zirkuituek beharrezko 3.3 V, 1.8 V eta 1.2 V-ko hornidurak sortzen dituzte 5 V-ko hornidura nagusitik. Potentzia ona duen LED batek (LD19), hornigaietako potentzia oneko irteera guztien kable bidezko EDOak bultzatuta, hornidura guztiak normaltasunez funtzionatzen ari direla adierazten du. Gailu hauek daude errail bakoitzean:

• 5V: USB-HID konektoreak, TFT ukipen-pantaila kontrolatzailea, HDMI eta hedapen-konektorea
• 3.3V: SRAM, Ethernet PHY I/O, USB-HID kontrolagailuak, FPGA I/O, osziladoreak, SPI Flash, Audio kodeka, TFT pantaila, OLED pantaila, GPIO, Pmods eta hedapen-konektorea
• 1.8 V: DDR2, USB-JTAG/USB-UART kontrolagailua, FPGA I/O eta GPIO
• 1.2V: FPGA nukleoa eta Ethernet PHY nukleoa

Sistema Aditua
Adept-ek konfigurazio interfaze sinplifikatua du. Anvyl taula Adept erabiliz programatzeko, lehenik eta behin konfiguratu taula eta hasieratu softwarea:

• konektatu eta konektatu elikadura iturria
• konektatu USB kablea ordenagailura eta plakako USB PROG atakara
• abiarazi Adept softwarea
• piztu Anvyl-en etengailua
• itxaron FPGA aitortu arte

Erabili arakatu funtzioa nahi duzun .bit lotzeko file FPGArekin, eta egin klik Programa botoian. Konfigurazioa file FPGAra bidaliko da, eta elkarrizketa-koadro batek programazioa arrakastatsua izan den adieraziko du. "Egindako" konfigurazio LEDa piztuko da FPGA ondo konfiguratu ondoren. Programazio-sekuentzia hasi aurretik, Adept-ek aukeratutako edozein konfigurazio dagoela ziurtatzen du fileFPGA ID kode zuzena dute; honek .bit okerra eragozten du files FPGAra bidaltzetik. Nabigazio-barraz eta arakatu eta programatzeko botoiez gain, konfigurazio-interfazeak Initialize Chain botoia, kontsolaren leihoa eta egoera-barra eskaintzen ditu. Hasierako katea botoia erabilgarria da plakarekin USB komunikazioak eten badira. Kontsolaren leihoak uneko egoera bistaratzen du, eta egoera-barrak denbora errealeko aurrerapena erakusten du konfigurazio bat deskargatzean file.

DDR2 memoria
1Gbit DDR2 memoria txip bakar bat Spartan-6 FGPAko memoria kontrolagailu bloketik gidatzen da. DDR2 gailuak, MT47H64M16HR-25E edo baliokideak, 16 biteko autobusa eta 64M kokapen eskaintzen ditu. Anvyl plaka DDR2 funtzionamendurako probatu da 800MHz-ko datu-tasa batean. DDR2 interfazeak Xilinx Memory Interface Generator (MIG) Erabiltzailearen Gidan zehaztutako pin-out eta bideratze-jarraibideak jarraitzen ditu. Interfazeak SSTL18 seinaleztapena onartzen du, eta helbide, datu, erloju eta kontrol-seinale guztiak atzerapenarekin bat datoz eta inpedantziaz kontrolatzen dira. Bi DDR2 erloju-seinale pare eskaintzen dira, DDR-a FPGAtik okertze baxuko erlojuekin gidatzeko.

Flash Memoria
Anvyl plakak 128Mbit Numonyx N25Q128 Serial flash memoria gailua erabiltzen du (16Mbit 8 gisa antolatuta) FPGA konfigurazioaren biltegiratze ez-hegazkorra egiteko. files. SPI Flasha .mcs batekin programatu daiteke file iMPACT softwarea erabiliz. FPGA konfigurazioa file 12 Mbit baino gutxiago behar ditu, 116 Mbit erabilgarri utziz erabiltzailearen datuetarako. Datuak ordenagailura eta ordenagailutik flash gailura transferi daitezke erabiltzaileen aplikazioen bidez, edo iMPACT PROM-en integratutako instalazioen bidez. file belaunaldiko softwarea. FPGAn programatutako erabiltzaileen diseinuek datuak flashera eta flashera ere transferi ditzakete.
Taularen proba/demonstrazio programa bat SPI Flash-en kargatzen da fabrikazioan.

Ethernet PHY
Anvyl plakak SMSC 10/100 mbps PHY (LAN8720A-CP-TR) bat dauka Halo HFJ11-2450E RJ-45 konektorearekin parekatuta. PHY FPGAra konektatzen da RMII konfigurazioa erabiliz. Piztean "Gai guztiak, negoziazio automatikoa gaituta" moduan abiarazteko konfiguratuta dago. SMSC PHYren datu-orria SMSC-n dago eskuragarri webgunea.

HDMI irteera
Anvyl taulak buffer gabeko HDMI irteerako ataka bat dauka. Buffer gabeko atakak HDMI A motako konektore bat erabiltzen du. HDMI eta DVI sistemek TMDS seinaleztapen estandar bera erabiltzen dutenez, egokitzaile soil bat erabil daiteke (elektronika denda gehienetan eskuragarri) DVI konektore bat HDMI irteerako atakatik gidatzeko. HDMI konektoreak ez ditu VGA seinaleak barne hartzen, beraz, pantaila analogikoak ezin dira gidatu.
19 pin HDMI konektoreek lau datu-kanal diferentzial, bost GND konexio, hari bakarreko Consumer Electronics Control (CEC) busa, bi hariko Display Data Channel (DDC) bus bat, funtsean I2C bus bat, Hot Plug Detect bat. (HPD) seinalea, 5 V-ko seinalea 50 mA-ra arte emateko gai den eta erreserbatutako (RES) pin bat. Horietatik, datu-kanal diferentzialak, I2C busa eta CEC FPGAra konektatuta daude.

VGA
Anvyl-ek 12 biteko VGA interfazea eskaintzen du, VGA monitore estandarrean 4096 koloreak bistaratzeko aukera ematen duena. Bost VGA seinale estandarrak Gorria, Berdea, Urdina, Sinkronizazio horizontala (HS) eta Sinkronizazio bertikala (VS) zuzenean bideratzen dira FPGAtik VGA konektorera. FPGAtik lau seinale bideratzen dira VGA kolore-seinale estandar bakoitzeko, eta ondorioz 4,096 kolore ekoitzi ditzakeen bideo-sistema bat da. Seinale horietako bakoitzak serieko erresistentzia bat du, zirkuituan konbinatuta, VGA pantailaren 75 ohm-ko amaierako erresistentziarekin zatitzailea osatzen duena. Zirkuitu sinple hauek bideo-seinaleek VGA-k zehaztutako bolumen maximoa gainditu ezin dutela ziurtatzen dutetage, eta guztiz piztuta (.7V), guztiz itzalita (0V) edo tartean dauden kolore-seinaleak sortzen dira.

2. Irudia VGA interfazea.

 

3. Irudia. HD DB-15 konektorea, PCB zuloen eredua, pin esleipenak eta kolore-seinaleen mapak.

CRT oinarritutako VGA pantailak erabiltzen dira amplitude-modulatutako elektroi izpi mugikorrak (edo izpi katodikoak) fosforoz estalitako pantaila batean informazioa bistaratzeko. LCD pantailek bolumen bat ezarri dezaketen etengailu sorta bat erabiltzen dutetage kristal likido kopuru txiki batean zehar, horrela kristalaren bidez argiaren permisibitatea aldatuz pixelez pixelean. Ondorengo deskribapena CRT pantailetara mugatzen den arren, LCD pantailek CRT pantailen seinale-denbora berdinak erabiltzeko eboluzionatu dute (beraz, beheko "seinaleak" eztabaida CRT eta LCDei dagokie). Koloretako CRT pantailek hiru elektroi izpi erabiltzen dituzte (bat gorrirako, beste bat urdinerako eta beste bat berderako) izpi katodikoen hodi baten pantaila-muturraren barruko aldea estaltzen duen fosforoa dinamizatzeko (ikus 1. irudia). Elektroi-izpiak "elektroi-pistoletatik" ateratzen dira, hau da, "sare" izeneko positiboki kargatutako plaka anular baten ondoan kokatutako katodo berotuak dira. Sareak ezartzen duen indar elektrostatikoak katodoetatik energizatutako elektroi izpiak ateratzen ditu, eta izpi horiek katodoetara doan korrontearen bidez elikatzen dira. Partikula-izpi hauek hasiera batean sarerantz bizkortzen dira, baina laster CRT-ren fosforoz estalitako bistaratze-azalera osoa 20 kV-tan (edo gehiago) kargatzean sortzen den indar elektrostatiko askoz handiagoaren eraginpean erortzen dira. Izpiak izpi fin batera bideratzen dira sareen erditik igarotzean, eta gero azeleratu egiten dira fosforoz estalitako pantailaren gainazalean eraginez. Fosforoaren gainazalak distira distiratsu egiten du inpaktu puntuan, eta distira egiten jarraitzen du ehunka mikrosegundotan habea kendu ondoren. Zenbat eta korrontea handiagoa izan katodoan, orduan eta distira handiagoa izango du fosforoak.

Sarearen eta pantailaren gainazalaren artean, elektroi izpiak CRTaren lepotik igarotzen dira, non harizko bi bobinak eremu elektromagnetiko ortogonalak sortzen dituzten. Izpi katodikoak partikula kargatuz osatuta daudelako
(elektroiak), eremu magnetiko horien bidez desbideratu daitezke. Korronte uhin-formak bobinetatik pasatzen dira izpi katodikoekin elkarreragiten duten eremu magnetikoak sortzeko eta pantailaren gainazala "raster" ereduan zeharkatzen dute, horizontalki ezkerretik eskuinera eta bertikalki goitik behera. Izpi katodikoak pantailaren gainazalean mugitzen diren heinean, kanoi elektroietara bidalitako korrontea handitu edo txikitu egin daiteke, izpi katodikoen inpaktu puntuan pantailaren distira aldatzeko.

VGA sistemaren denbora
VGA seinalearen denborak zehaztu, argitaratu, copyright-a eta saltzen ditu VESA erakundeak (www.vesa.org). VGA sistemaren denbora-informazioa adibide gisa eskaintzen daampVGA monitore bat 640 × 480 bereizmenarekin nola gidatzen den azaltzen du. Informazio zehatzagoa lortzeko edo beste VGA maiztasun batzuei buruzko informazioa lortzeko, jo VESAn eskuragarri dagoen dokumentazioa webgunea.
Informazioa habea "aurrera" mugitzen denean (ezkerretik eskuinera eta goitik behera) bistaratzen da, eta ez habea pantailaren ezkerreko edo goiko ertzera itzultzen den bitartean. Hortaz, bistaratzeko denbora potentzialaren zati handi bat galtzen da "hutsik" aldietan habea berrezarri eta egonkortzen denean pantaila horizontal edo bertikaleko pasabide berri bat hasteko. Izpien tamainak, habea pantailan zehar trazatu daitekeen maiztasunak eta elektroi-sorta modulatzeko maiztasunak zehazten dute pantailaren bereizmena. VGA pantaila modernoek bereizmen desberdinak har ditzakete, eta VGA kontrolagailu-zirkuitu batek bereizmena agintzen du denbora-seinaleak sortuz raster ereduak kontrolatzeko. Kontrolagailuak 3.3 V-ko (edo 5 V-ko) pultsu sinkronizatzaileak sortu behar ditu korrontea desbideratzeko bobinetan zehar igarotzen den maiztasuna ezartzeko, eta bideo-datuak kanoi elektronikoei une egokian aplikatzen zaizkiela ziurtatu behar du. Raster bideo-pantailek katodoak bistaratzeko eremuan egiten dituen pasabide horizontal kopuruari dagozkion "errenkada" kopuru bat definitzen dute, eta "irudi-elementu" bati esleitutako errenkada bakoitzeko eremu bati dagozkion "zutabe" kopuru bat. edo pixel. Pantaila arruntek 240 eta 1200 errenkada eta 320 eta 1600 zutabe erabiltzen dituzte. Pantaila baten tamaina orokorrak eta errenkada eta zutabe kopuruak zehazten du pixel bakoitzaren tamaina.

Bideo datuak normalean bideoa freskatzeko memoria batetik datoz, pixelen kokapen bakoitzari byte bat edo gehiago esleituta (Anvyl-ek lau bit erabiltzen ditu pixel bakoitzeko). Kontrolagailuak bideo-memorian indexatu behar ditu izpiak pantailan zehar mugitzen diren heinean, eta bideo-datuak berreskuratu eta aplikatu pantailan elektroi-sorta pixel jakin batean zehar mugitzen ari den momentuan.

VGA kontroladore-zirkuitu batek HS eta VS denbora-seinaleak sortu behar ditu eta bideo-datuen entrega koordinatu behar du pixeleko erlojuan oinarrituta. Pixel-erlojuak informazio pixel bat bistaratzeko erabilgarri dagoen denbora definitzen du. VS seinaleak pantailaren "freskatzeko" maiztasuna definitzen du, edo pantailako informazio guztia berriro marrazten den maiztasuna. Gutxieneko freskatze-maiztasuna pantailaren fosforoaren eta elektroi-izpiaren intentsitatearen funtzioa da, eta freskatze maiztasun praktikoak 50Hz eta 120Hz bitartekoak dira. Freskatze-maiztasun jakin batean bistaratu beharreko lerro kopuruak definitzen du "berriro" maiztasun horizontala. 640MHz pixeleko erlojua eta 480 +/-25Hz freskatzea erabiliz 60 pixeleko 1 ilararako pantailarako, beheko taulan agertzen diren seinaleen denborak atera daitezke. Sinkronizazio pultsuen zabaleraren eta aurreko eta atzeko atariko tarteen denborak (atariaren tarteak informazioa bistaratu ezin den sinkronizazioaren aurreko eta ondorengo pultsuen denborak dira) benetako VGA pantailetatik hartutako behaketetan oinarritzen dira.
VGA kontroladore-zirkuitu batek pixeleko erlojuak gidatutako sinkronizazio horizontaleko kontagailu baten irteera deskodetzen du HS seinalearen denborak sortzeko. Kontadore hau errenkada jakin batean edozein pixel kokapen kokatzeko erabil daiteke.

Era berean, HS pultsu bakoitzarekin gehitzen den sinkronizazio bertikaleko kontagailu baten irteera erabil daiteke VS seinalearen denborak sortzeko, eta kontagailu hau edozein errenkada kokatzeko erabil daiteke. Etengabe martxan dauden bi kontagailu hauek helbide bat bideo RAM batean osatzeko erabil daitezke. Ez da zehazten HS pultsuaren agerpenaren eta VS pultsuaren agerpenaren arteko denbora-erlaziorik, beraz, diseinatzaileak kontagailuak antolatu ditzake bideo RAM helbideak erraz osatzeko edo sinkronizazio pultsuak sortzeko deskodetze-logika minimizatzeko.

Audioa (I2S)
Anvyl plakak Analog Devices SSM2603CPZ (IC5) audio-kodeka bat dauka 1/8″-ko lau audio-jackekin lerro-irteerako (J7), aurikularretarako (J6), line-in (J9) eta mikrofono-sarrerarako (J8). .
Audio datuak samp24 biteko eta 96 KHz arteko ling-a onartzen da, eta audio sarrera (grabaketa) eta audio irteera (erreprodukzioa) s.ampling tasak modu independentean ezar daitezke. Mikrofonoaren jack monoa da, eta gainerako jack guztiak estereoa. Aurikularretarako konektorea audio kodekaren barnetik gidatzen da ampargitzaile. SSM2603CPZ audio-kodekaren datu-orria Analog Devices-en dago eskuragarri webgunea.

Ukipen-pantaila TFT pantaila
Anvyl-en 4.3″ formatu zabaleko kolore biziko LED atzeko argiztatutako LCD pantaila erabiltzen da. Pantailak 480 × 272 berezko bereizmeneko pantaila du, pixel bakoitzeko 24 bit-eko kolore-sakonera duena. Distiraren aurkako estaldura duen lau hariko ukipen-pantaila erresistente batek pantaila aktibo osoa estaltzen du. LCD pantaila eta ukipen-pantaila modu independentean erabil daitezke. Ukipenaren irakurketak zaratatsuagoak dira LCDa piztuta dagoenean, baina zarata iragazi dezakezu eta hala ere s azkar bat lor dezakezu.ample tasa. Gehieneko zehaztasuna eta s eskatzen badituzuample tarifak, LCD pantaila itzali beharko zenuke ukipen-pantailetan zeharampling.
Irudi bat bistaratzeko, LCD-a etengabe kontrolatu behar da denbora egokiko datuekin. Datu hauek bideo-markoak osatzen dituzten lerro eta hutsune-aldiek osatzen dute. Fotograma bakoitza 272 lerro aktiboz eta hutsik dauden hainbat lerro bertikal ditu. Lerro bakoitzak 480 pixel aktiboko aldi eta hutsune horizontaleko hainbat aldi ditu.
TFT pantaila erabiltzeari buruzko informazio gehiago lortzeko, ikusi Vmod-TFT erreferentzia-eskuliburua. Anvyl-ek eta Vmod-TFT-ek pantaila-hardware bera erabiltzen dute eta kontrol-seinale berdinak behar dituzte. Anvyl ukipen-pantaila TFT pantaila erabiltzen duten erreferentziazko diseinuak Anvyl produktuaren orrian aurki daitezke.

OLEDa
Anvyl-en Inteltronic/Wisechip UG-2832HSWEG04 OLED pantaila erabiltzen da. Honek 128 × 32 pixel, matrize pasiboko pantaila monokromoa eskaintzen du. Pantailaren tamaina 30 mm x 11.5 mm x 1.45 mm da. Pantaila konfiguratzeko SPI interfaze bat erabiltzen da, baita bitmapen datuak gailura bidaltzeko ere. Anvyl OLED-k pantailan marraztutako azken irudia erakusten du itzali arte edo pantailara irudi berri bat marraztu arte. Freskatzea eta eguneratzea barnean kudeatzen da.
Anvyl-ek PmodOLED-ren OLED zirkuitu bera dauka, CS # baxua dela izan ezik, pantaila lehenespenez gaituz. Anvyl OLED gidatzeari buruzko informazio gehiago lortzeko, ikusi PmodOLED erreferentziazko eskuliburua. Anvyl OLED pantaila erabiltzen duten erreferentziazko diseinuak Anvyl produktuaren orrian aurki daitezke.

USB-UART zubia (seriazko ataka)
Anvyl-ek FTDI FT2232HQ USB-UART zubi bat dakar ordenagailuko aplikazioak plakarekin komunikatzeko Windows COM atakako komando estandarrak erabiliz. Doako USB-COM ataka kontrolatzaileak, www.ftdichip.com webgunean eskuragarri, "Virtual Com Port" edo VCP goiburupean, USB paketeak UART/serie ataka datuetara bihurtzen ditu. Serieko atakako datuak FPGArekin trukatzen dira bi hariko serieko ataka (TXD/RXD) eta software-fluxuaren kontrola (XON/XOFF) erabiliz. Kontrolatzaileak instalatu ondoren, COM atakara zuzendutako PCko I/O komandoek serieko datuen trafikoa sortuko dute T19 eta T20 FPGA pinetan.

FT2232HQ, J12 portuari lotuta, Digilent USB-J kontrolagailu gisa ere erabiltzen da.TAG zirkuituak, baina bi funtzio hauek elkarrengandik guztiz independenteak dira. FT2232-ren UART funtzionaltasuna beren diseinuan erabiltzeko interesa duten programatzaileek ez dute J-rekin kezkatu beharrik.TAG zirkuituek haien datuak oztopatzen dituzte, eta alderantziz.

USB HID ostalariak
Bi Microchip PIC24FJ128GB106 mikrokontrolagailuek USB HID ostalariaren gaitasuna eskaintzen diote Anvyl-i. Mikrokontrolagailuetako firmwareak J13 eta A motako USB konektoreei atxikitako sagua edo teklatu bat gidatu dezake.

J14 etiketatua
"HID" eta "HOST". Hubak ez dira onartzen, beraz, sagu bakarra edo teklatu bakarra erabil daiteke ataka bakoitzean.

9. Irudia USB HID interfazea.

"HOST" PIC24-k lau seinale gidatzen ditu FPGAra: bi teklatu/sagu ataka gisa dedikatzen dira PS/2 protokoloari jarraituz, eta bi FPGAren bi haritako serieko programazio atakara konektatuta daude, beraz FPGA batetik programatu daiteke. file USB memorian gordeta. FPGA programatzeko, erantsi .bit programazio bakarra duen FAT formatuko memoria-stick bat file erroko direktorioan, kargatu JP2 eta ziklo-taularen indarra. Honek PIC prozesadoreak FPGA programatzea eragingo du, eta edozein bit okerra files automatikoki baztertuko dira. Kontuan izan PIC24-k FPGAren modua, hasierako eta egindako pinak irakurtzen dituela, eta PROG pina gidatzen duela programazio-sekuentziaren zati gisa.

HID kontrolagailua
USB ostalariaren kontrolagailura sartzeko, EDK diseinuek PS/2 nukleo estandarra erabil dezakete (EDK ez diren diseinuek egoera makina sinple bat erabil dezakete).

PS/2 protokoloa1 erabiltzen duten saguek eta teklatuek bi hariko serie-bus bat erabiltzen dute (erlojua eta datuak) ostalari gailu batekin komunikatzeko. Biek 11 biteko hitzak erabiltzen dituzte, hasiera, geldialdia eta parekotasun bit bakoitia barne, baina datu-paketeak modu ezberdinean antolatuta daude, eta teklatuaren interfazeak bi norabideko datu-transferentziak ahalbidetzen ditu (beraz, ostalari gailuak teklatuan egoera-LEDak argitu ditzake). Autobusen ordutegiak irudian ageri dira. Erlojua eta datu-seinaleak datu-transferentziak gertatzen direnean soilik gidatzen dira, eta, bestela, inaktibo egoeran mantentzen dira '1' logikoan. Denborak zehazten ditu saguatik ostalariaren komunikazioetarako eta norabide biko teklatuaren komunikazioetarako seinale-eskakizunak. FPGAn PS/2 interfaze-zirkuitu bat inplementa daiteke teklatu edo saguaren interfaze bat sortzeko.

Teklatua
Teklatuak kolektore irekiko kontrolatzaileak erabiltzen ditu, beraz, teklatuak edo erantsitako gailu ostalari batek bi haritako autobusa gidatu dezake (ostalari gailuak teklaturari datuak bidaliko ez badio, ostalariak sarrerako ataka soilik erabil ditzake).
PS/2 estiloko teklatuek eskaneatzeko kodeak erabiltzen dituzte tekla sakatu datuak komunikatzeko. Tekla bakoitzari kode bat esleitzen zaio, tekla sakatzen den bakoitzean bidaltzen dena. Tekla sakatuta mantentzen bada, eskaneatu kodea behin eta berriz bidaliko da 100 ms behin gutxi gorabehera. Tekla bat askatzen denean, F0 («11110000» bitarra) tekla-kode bat bidaltzen da, eta ondoren askaturiko teklaren eskaneatu kodea. Tekla bat alda daiteke karaktere berri bat sortzeko (letra larria bezala), eskaneatu kodeaz gain shift karaktere bat bidaliko da eta ostalariak zehaztu behar du zein ASCII karaktere erabili. Tekla hedatuak deitzen diren gako batzuek E0 bat bidaltzen dute («11100000» bitarra) eskaneatu kodearen aurretik (eta baliteke eskaneatu kode bat baino gehiago bidaltzea). Tekla hedatua askatzen denean, E0 F0 tekla-kode bat bidaltzen da, eta ondoren eskaneatu kodea. Tekla gehienen eskaneatu kodeak irudian ageri dira. Ostalari gailu batek ere datuak bidal ditzake teklatura. Jarraian, ostalari batek bidal ditzakeen komando arrunt batzuen zerrenda laburra dago.

• ED: Ezarri Num Blokeoa, Maiuskulak eta Scroll Lock LEDak. Teklatuak FA itzultzen du ED jaso ondoren, eta, ondoren, ostalariak byte bat bidaltzen du LED egoera ezartzeko: 0 bitak Scroll Lock ezartzen du, 1 bitak Num Lock ezartzen du eta 2 bitak Maiuskulak ezartzen ditu. 3tik 7rako bitak ez dira aintzat hartzen.
• EE: Oihartzuna (proba). Teklatuak EE itzultzen du EE jaso ondoren.
• F3: Ezarri eskaneatu kodea errepikatzeko tasa. Teklatuak F3 itzultzen du FA jasotzean, ondoren ostalariak bigarren byta bidaltzen du errepikapen-tasa ezartzeko.
• FE: Berriz bidali. FE-k teklatua zuzentzen du azken eskaneatu kodea berriro bidaltzeko.
• FF: Berrezarri. Teklatua berrezartzen du.

Teklatuak datuak bidal ditzake ostalarira datuak zein erloju-lerroak altua (edo inaktibo) daudenean soilik. Ostalaria autobus maisua denez, teklatuak egiaztatu behar du ostalariak datuak bidaltzen dituen ala ez autobusa gidatu aurretik. Hori errazteko, erloju-lerroa "bidaltzeko argia" seinale gisa erabiltzen da. Ostalariak erlojuaren marra baxuan jartzen badu, teklatuak ez du daturik bidali behar erlojua askatu arte. Teklatuak ostalariari datuak bidaltzen dizkio "11" hasierako bit bat duten 0 biteko hitzetan, ondoren 8 biteko eskaneatu kodea (LSB lehenik), parekidetasun bit bakoitia eta "1" gelditzeko bit batekin amaituta. Teklatuak 11 erloju-trantsizio sortzen ditu (20 eta 30 KHz bitartekoak) datuak bidaltzen direnean, eta datuak baliozkoak dira erlojuaren beheranzko ertzean.

Teklatuaren fabrikatzaile guztiek ez dituzte PS/2 zehaztapenak zorrotz betetzen; Baliteke teklatu batzuek seinaleztapen egokia ez sortzeatages edo komunikazio-protokolo estandarrak erabili. USB ostalariarekin bateragarritasuna alda daiteke teklatu ezberdinen artean. 1

PS/2 gako gehienen eskaneatu kodeak beheko irudian agertzen dira.

Sagua
Saguak erlojua eta datu-seinalea ateratzen ditu mugitzen denean, bestela, seinale horiek '1' logikoan geratzen dira. Sagua mugitzen den bakoitzean, 11 biteko hiru hitz bidaltzen dira sagutik ostalari gailura. 11 biteko hitz bakoitzak '0' hasierako bit bat dauka, ondoren 8 bit datu (LSB lehenik), ondoren parekotasun bit bakoiti bat, eta '1' gelditzeko bit batekin amaitu. Horrela, datu-transmisio bakoitzak 33 bit ditu, non 0, 11 eta 22 bitak '0' hasierako bitak diren eta 11, 21 eta 33 bitak '1' gelditzeko bitak diren. 8 biteko hiru datu-eremuek mugimendu-datuak dituzte goiko irudian erakusten den moduan. Datuak erlojuaren beheranzko ertzean balio dute, eta erlojuaren epea 20 eta 30KHz bitartekoa da.
Saguak koordenatu-sistema erlatibo bat hartzen du, non sagua eskuinera mugitzeak X eremuan zenbaki positibo bat sortzen du, eta ezkerrera mugitzeak zenbaki negatiboa sortzen du. Era berean, sagua gora mugitzeak zenbaki positibo bat sortzen du Y eremuan, eta behera egiteak zenbaki negatiboa adierazten du (egoeraren bytearen XS eta YS bitak zeinu-bitak dira; '1' batek zenbaki negatiboa adierazten du). X eta Y zenbakien magnitudeak saguaren mugimendu-abiadura adierazten du: zenbat eta handiagoa izan, orduan eta azkarrago mugitzen da sagua (egoera bytearen XV eta YV bitak mugimenduaren gainezkatze-adierazleak dira - "1" batek gainezka egin dela esan nahi du) . Sagua etengabe mugitzen bada, 33 biteko transmisioak 50 ms behin edo errepikatzen dira. Egoera byteko L eta R eremuek ezkerreko eta eskuineko botoien sakatzeak adierazten dute ('1' batek botoia sakatzen ari dela adierazten du).

Teklatua
Anvyl teklatuak etiketatutako 16 tekla ditu (0-F). Matrize gisa ezartzen da, non ezkerretik eskuinera botoi-lerro bakoitza errenkada-pin batekin lotzen da, eta zutabe bakoitza goitik behera zutabe-pin batekin lotzen da. Honek erabiltzaileari lau errenkadako pin eta lau zutabe pin ematen dizkio botoi bat sakatzeari aurre egiteko. Botoi bat sakatzen denean, botoi horren errenkada eta zutabeari dagozkion pinak konektatzen dira.
Botoi baten egoera irakurtzeko, botoia dagoen zutabe-pin-a baxuan jarri behar da, beste hiru zutabe-pinak altuera eraman behar dira. Honek zutabe horretako botoi guztiak gaitu. Zutabe horretako botoi bat sakatzen denean, dagokion errenkadako pinak logika baxua irakurriko du.
16 botoi guztien egoera lau urratseko prozesu batean zehaztu daiteke lau zutabeetako bakoitza banan-banan gaituz. Hau "1110" eredu bat biratuz lor daiteke zutabeetako pinen bidez. Urrats bakoitzean, errenkadako pinen maila logikoak zutabe horretako botoien egoerari dagozkio.

Errenkada berean aldi berean botoiak sakatzea ahalbidetzeko, konfiguratu ordez zutabe-pinak bi-direkzio gisa barneko tira-erresistentziekin eta mantendu inpedantzia handian irakurtzen ez diren zutabeak.

Osziladoreak/Erlojuak
Anvyl taulak 100MHz kristalezko osziladore bakarra dauka D11 pinarekin konektatuta (D11 0 bankuko GCLK sarrera bat da). Sarrerako erlojuak Spartan-6-ko erlojuaren kudeaketa-lauetako bat edo guztiak gidatu ditzake. Fitxa bakoitzak bi Erloju Digital Kudeatzaile (DCM) eta Phase-Locked Loop (PLL) bat ditu. DCM-ek sarrerako maiztasunaren lau faseak eskaintzen ditu (0º, 90º, 180º eta 270º), sarrerako erlojua izan daitekeen erloju zatitua. 2tik 16ra edo 1.5, 2.5, 3.5... 7.5 edo 2, 32... 1 zenbaki osoz eta 32tik XNUMXra edozein zenbaki osoz biderkatu eta XNUMXetik XNUMXra aldi berean XNUMXetik XNUMXra arteko edozein zenbakirekin biderkatu daitezkeen bi erloju antifasearen irteera.

PLLek Voltage 400MHz eta 1080MHz arteko frekuentziak sortzeko programatu daitezkeen osziladore kontrolatuak (VCO), FPGA konfigurazioan zehar banatzaile programagarrien hiru multzo ezarriz. VCO irteerak berdin tartekatuta dauden zortzi irteera dituzte (0º, 45º, 90º, 135º, 180º, 225º, 270º eta 315º), 1 eta 128 arteko edozein zenbakirekin zati daitezkeenak.

Oinarrizko I / O
Anvyl taulak hamalau LED (hamar gorri, bi hori eta bi berde), zortzi etengailu diapositiba, zortzi DIP etengailu bi taldetan, lau sakagailu, bi zifrako zazpi segmentuko hiru pantaila eta 630 lotura-puntuko ohola ditu. hamar I/O digital. Pultsagailuak, irristagailuak eta DIP etengailuak serieko erresistentzien bidez konektatzen dira FPGAra, nahigabeko zirkuitu laburren ondorioz kalteak ekiditeko (zirkuitu laburra gerta liteke sakagailu edo irristagailu bati esleitutako FPGA pin bat nahi gabe irteera gisa definitzen bada). Pultsadoreak etengailu "momentukoak" dira, eta normalean irteera baxua sortzen dute atsedenaldian daudenean, eta irteera altua sakatzen direnean soilik. Etengailu lerragarriek eta DIP etengailuek etengabeko sarrera altua edo baxua sortzen dute haien posizioaren arabera. Hamar panel digitalaren I/O (BB1 – BB10) zuzenean FPGAra konektatzen dira, zirkuitu pertsonalizatuetan erraz sartu ahal izateko.

Pultsagailuak	Slide etengailuak	DIP etengailuak	LEDak			Breadboard
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

1. taula. Oinarrizko I/O pinout.

Zazpi segmentuko pantaila

Anvyl taulak 2 digituko katodo komuneko zazpi segmentuko LED pantaila ditu. Bi digituetako bakoitza "zortziren irudia" ereduan antolatutako zazpi segmentuz osatuta dago, segmentu bakoitzean LED bat txertatuta dagoelarik. Segmentuen LEDak banan-banan argiztatu daitezke, beraz, 128 ereduetako edozein digitu batean bistaratu daiteke LED segmentu jakin batzuk argiztatuz eta besteak ilun utziz. 128 eredu posible horietatik, zifra hamartarrei dagozkien hamarrak dira erabilgarrienak.
Seinale katodo arruntak 2 digituko hiru pantailetarako sei "digital gaitu" sarrerako seinale gisa erabilgarri daude. Sei zifretako antzeko segmentuen anodoak AAtik AG eta AA-tik etiketatzen diren zazpi zirkuitu-nodotan konektatuta daude (beraz, adibidezample, sei zifren "D" anodoak "AD" izeneko zirkuitu-nodo bakarrean biltzen dira. Zazpi anodo seinale hauek 2 digituko pantailetarako sarrera gisa daude eskuragarri. Seinale-konexio-eskema honek pantaila multiplexatu bat sortzen du, non anodo-seinaleak zifra guztietan komunak diren baina dagokion katodo-seinalea aldarrikatzen duen digituaren segmentuak soilik argizta ditzakete.

Eskaneatze-pantailaren kontrolagailu-zirkuitu bat erabil daiteke pantaila bakoitzean bi digituko zenbaki bat erakusteko. Zirkuitu honek katodo-seinaleak eta dagozkion anodo-ereduak gidatzen ditu zifra bakoitzaren errepikapenean, etengabeko segidan, giza begiaren erantzuna baino azkarragoa den eguneratze-abiaduran. Zifra bakoitza denboraren seiren bat besterik ez da argitzen, baina begiak ezin duelako zifraren iluntzea berriro argitu aurretik hauteman, zifra etengabe argituta agertzen da. Eguneratze-tasa (edo "freskatzea") puntu jakin batera moteltzen bada (45 hertz inguru), jende gehienak pantaila keinuka ikusten hasiko da.
Sei digituetako bakoitza distiratsu eta etengabe argiztatuta ager dadin, zifra bakoitza 1etik 16ms-ra behin gidatu behar da (1KHz eta 60Hz arteko freskatze-maiztasuna lortzeko). AdibidezampIzan ere, 60Hz-ko freskatze-eskema batean, pantaila osoa 16ms behin freskatuko litzateke, eta zifra bakoitza freskatze-zikloaren 1/6 edo 2.67 ms argiztatuko litzateke. Kontrolatzaileak anodo-eredu zuzena dagoela ziurtatu behar du dagokion katodoaren seinalea gidatzen denean. Prozesua ilustratzeko, Cat1 baieztatzen bada AB eta AC aldarrikatzen diren bitartean, "1" bat bistaratuko da 1 digituko posizioan. Orduan, Cat2 baieztatzen bada AA, AB eta AC aldarrikatzen diren bitartean, "7" bat agertuko da. 2 digituko posizioan bistaratuko da. Cat1 eta AB, AC 8 ms-tan gidatzen badira, eta gero Cat2 eta AA, AB, AC 8 ms segida amaigabean gidatzen badira, pantailan "17" bistaratuko da. Adibampbi digituko kontrolagailu baten denbora-diagrama behean erakusten da.

Hedapen-kontagailuak
Anvyl taulak 2 × 20 pin konektorea eta 12 pin Pmod ataka ditu. Pmod atakak 2 × 6 angelu zuzeneko, 100 mileko konektore emeak dira, katalogo banatzaile ezberdinetan eskuragarri dauden 2 × 6 pin goiburu estandarrekin lan egiten dutenak. 12 pin Pmod ataka bakoitzak 3.3V VCC bi seinale (6 eta 12 pinak), bi Ground seinale (5 eta 11 pinak) eta zortzi seinale logiko eskaintzen ditu. VCC eta Ground pinek korronte 1A arte eman dezakete. Pmod datu-seinaleak ez dira bat datozen bikoteak, eta erabilgarri dauden pistarik onenak erabiliz bideratzen dira inpedantzia-kontrolik edo atzerapen-etortzerik gabe. Digilent-ek Pmod atakaetara lotu daitezkeen Pmod osagarri-taulen bilduma handi bat sortzen du. Anvyl-erako gomendatutako Pmod multzo bat dugu "Anvyl Pmod Pack" izenekoa.

40 pin hedapen-konektoreak Pmods JD, JE, JF eta JG-ekin partekatzen diren 32 I/O seinale ditu. GND, VCC3V3 eta VCC5V0 konexioak ere eskaintzen ditu.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

2. taula. Pmod pinout.

Copyright Digilent, Inc. Eskubide guztiak erreserbatuta.
Aipatutako beste produktu eta enpresa-izenak dagozkien jabeen marka komertzialak izan daitezke.

Dokumentuak / Baliabideak

DIGILENT Anvyl FPGA plaka [pdfErabiltzailearen eskuliburua XC6SLX45-CSG484-3, Anvyl FPGA plaka, Anvyl FPGA, plaka

Erreferentziak

• Erabiltzailearen eskuliburua