eSRAM Intel FPGA IP
Produktuaren informazioa
Produktua Intel FPGA IP da, Intel Quartus Prime Design Suite softwarearekin bateragarria dena. IPak bertsio desberdinak ditu softwarearen bertsioekin bat datozenak v19.1 arte. 19.2 software bertsiotik hasita, bertsio-eskema berri bat sartzen da Intel FPGA IPrako.
IP bertsioak hauek dira:
| Bertsioa | Data | Intel Quartus Prime bertsioa | Deskribapena | Eragina |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Intel AgilexTM eSRAM IP sistemaren osagaien konexioa gaituta Platform Designer tresnan laguntza. |
ISO 9001:2015 Erregistratua |
| v20.0.0 | 2021.10.04 | 21.3 | Ch{0-7}_ecc_dec_eccmode eta ch{0-7}_ecc_enc_eccmode eguneratu dira parametroak ECC_DISABLED-ra erabiltzen ez diren ataketarako. |
IP berritzea beharrezkoa da diseinu-pasearen konpilazioa lortzeko Intel Quartus Prime Pro Edition softwarearen 21.3 bertsioarekin. |
| v19.2.1 | 2021.06.29 | 21.2 | Atxikipen-urraketa konpondu da (* altera_attribute = -izena HYPER_REGISTER_DELAY_CHAIN 100*) eSRAM Intel Agilex FPGAra IP. |
Aldaketa hautazkoa da. IP eguneratzea beharrezkoa da zure IPa bada ezin du bete gehienezko errendimenduaren zehaztapena atxikipen baten ondorioz urraketa. |
| v19.2.0 | 2020.12.14 | 19.4 | ECC kodetzaile eta deskodetzaile dinamikoa kendu ditu — saihestu ezaugarria. |
N/A |
| v19.1.1 | 2019.07.01 | 19.2 | Intel Agilex gailuetarako hasierako bertsioa. | N/A |
Bertsio-ohar bat IP bertsio zehatz baterako erabilgarri ez badago, bertsio horretan aldaketarik ez dagoela esan nahi du.
Oharra: Intel FPGA IP bertsioa (XYZ) zenbakia alda daiteke Intel Quartus Prime softwarearen bertsio bakoitzarekin.
Produktuak erabiltzeko jarraibideak
Intel FPGA IP erabiltzeko, jarraitu urrats hauek:
- Ziurtatu Intel Quartus Prime Design Suite software bateragarria instalatuta duzula zure sisteman.
- Deskargatu zure softwarearen bertsioarekin bat datorren Intel FPGA IP bertsioa.
- Atera deskargatutako IPa files zure ordenagailuko kokapen egoki batera.
- Ireki Intel Quartus Prime softwarea eta sortu proiektu berri bat edo ireki lehendik dagoen proiektu bat.
- Proiektuaren ezarpenetan edo IP katalogoan, bilatu eta gehitu Intel FPGA IP zure proiektuari.
- Konfiguratu IP parametroak zure eskakizunen arabera.
- Konektatu IP zure diseinuko beste osagai edo moduluetara Platform Designer tresna erabiliz.
- Ziurtatu beharrezko IP eguneratzeak egiten direla produktuaren informazioan zehazten bada.
- Konpilatu eta egiaztatu zure diseinua Intel Quartus Prime softwarea erabiliz.
- Jarraitu urrats gehiago zure diseinu eskakizunen eta proiektuaren helburuen arabera.
eSRAM Intel® Agilex™ FPGA IP
Argitalpen Oharrak
Bertsio-ohar bat IP bertsio zehatz baterako erabilgarri ez badago, IP-ak ez du aldaketarik bertsio horretan. 18.1-era arteko IP eguneratzeen bertsioei buruzko informazioa lortzeko, ikusi Intel® Quartus® Prime Design Suite Eguneratze-oharrak.
Intel FPGA IP bertsioak Intel Quartus Prime Design Suite softwarearen bertsioekin bat datoz v19.1 arte. Intel Quartus Prime Design Suite softwarearen 19.2 bertsioan hasita, Intel FPGA IP-k bertsio-eskema berri bat du.
Intel FPGA IP bertsioa (XYZ) zenbakia alda daiteke Intel Quartus Prime softwarearen bertsio bakoitzarekin.
- X-k IParen berrikuspen garrantzitsu bat adierazten du. Intel Quartus Prime softwarea eguneratzen baduzu, IP-a birsortu behar duzu.
- Y-k IPak ezaugarri berriak dituela adierazten du. Sortu zure IPa eginbide berri hauek sartzeko.
- Z-k adierazten du IPak aldaketa txikiak dituela. Birsortu zure IP aldaketa hauek sartzeko.
Lotutako informazioa
- Intel Quartus Prime Design Suite eguneratzearen bertsio-oharrak
- Intel Agilex™ kapsulatutako memoriaren erabiltzailearen gida
- Knowledge Baseko eSRAM Intel Agilex™ FPGA IPrako errata
eSRAM Intel Agilex™ FPGA IP v20.1.0
1. taula. v20.1.0 2022.09.26
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 22.3 | Platform Designer tresnan Intel Agilex™ eSRAM IP sistemako osagaien konexioaren euskarria gaituta. | IP berritzea aukerakoa da Intel Quartus Prime Pro Edition softwarearen 22.3 bertsioan.
|
eSRAM Intel Agilex FPGA IP v20.0.0
2. taula. v20.0.0 2021.10.04
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 21.3 | Ch{0-7}_ecc_dec_eccmode eta ch{0-7}_ecc_enc_eccmode parametroak ECC_DISABLED gisa eguneratu dira erabili gabeko ataketarako. | IP bertsio-berritzea beharrezkoa da Intel Quartus Prime Pro Edition softwarearen 21.3 bertsioarekin diseinu-pasearen konpilazioa lortzeko. |
3. taula. v19.2.1 2021.06.29
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 21.2 | Atxikipen-urraketa konpondu da (* altera_attribute = “-izena HYPER_REGISTER_DELAY_CHAIN 100″*) eSRAM Intel Agilex FPGA IP-ra gehituz. | Aldaketa hautazkoa da. IP-a berritzea eskatzen duzu zure IP-ak ezin badu bete gehienezko errendimendu-zehaztapena atxikipen-urraketa batengatik. |
eSRAM Intel Agilex FPGA IP v19.2.0
4. taula. v19.2.0 2020.12.14
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 19.4 | ECC kodetzaile dinamikoa eta deskodetzailea saihesteko funtzioa kendu ditu. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
5. taula. v19.1.1 2019.07.01
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 19.2 | Intel Agilex gailuetarako hasierako bertsioa. | — |
eSRAM Intel FPGA IP bertsioaren oharrak (Intel Stratix® 10 gailuak)
Bertsio-ohar bat IP bertsio zehatz baterako erabilgarri ez badago, IP-ak ez du aldaketarik bertsio horretan. 18.1 bertsiora arteko IP eguneratzeen bertsioei buruzko informazioa lortzeko, ikusi Intel Quartus Prime Design Suite Eguneratze-oharrak.
Intel FPGA IP bertsioak Intel Quartus Prime Design Suite softwarearen bertsioekin bat datoz v19.1 arte. Intel Quartus Prime Design Suite softwarearen 19.2 bertsioan hasita, Intel FPGA IP-k bertsio-eskema berri bat du.
Intel FPGA IP bertsioa (XYZ) zenbakia alda daiteke Intel Quartus Prime softwarearen bertsio bakoitzarekin. Aldaketa bat:
- X-k IParen berrikuspen garrantzitsu bat adierazten du. Intel Quartus Prime softwarea eguneratzen baduzu, IP-a birsortu behar duzu.
- Y-k IPak ezaugarri berriak dituela adierazten du. Sortu zure IPa eginbide berri hauek sartzeko.
- Z-k adierazten du IPak aldaketa txikiak dituela. Birsortu zure IP aldaketa hauek sartzeko.
Lotutako informazioa
- Intel Quartus Prime Design Suite eguneratzearen bertsio-oharrak
- Intel Stratix® 10 kapsulatutako memoriaren erabiltzailearen gida
- Knowledge Baseko eSRAM Intel FPGA IPrako errata
eSRAM Intel FPGA IP v19.2.0
6. taula. v19.2.0 2022.09.26
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 22.3 | Platform Designer tresnan Intel Stratix® 10 eSRAM IP sistemaren osagaien konexioaren euskarria gaituta. | IP berritzea aukerakoa da Intel Quartus Prime Pro Edition softwarearen 22.3 bertsioan.
|
eSRAM Intel FPGA IP v19.1.5
7. taula. v19.1.5 2020.10.12
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 20.3 | Honen deskribapena eguneratu da Gaitu potentzia baxuko modua eSRAM Intel FPGA IP parametro editorean. | — |
eSRAM Intel FPGA IP v19.1.4
8. taula. v19.1.4 2020.08.03
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 20.2 | I/O PLL izena aldatu du fileizena IOPLL-ren abisu-mezuari uko egiteko file.
Bi eSRAMek PLL parametro berdinak badituzte (PLL erreferentziako erloju-maiztasuna eta PLL nahi den erloju-maiztasuna), abisu-mezua ez ikusi egin daiteke. Bi eSRAMek PLL parametro desberdinak badituzte, konpilatu ondoren eSRAM Intel FPGA IP parametroetako batetik hartutako PLL maiztasun berdinetan ezarriko dira. Ikusi Quartus Fitter txostena ➤ S planatage ➤ PLL erabileraren laburpena inplementatutako eSRAM IOPLL maiztasunak behatzeko. IP eguneratzea beharrezkoa da bi eSRAMen PLL parametroa desberdina denean. |
— |
eSRAM Intel FPGA IP v19.1.3
9. taula. v19.1.3 2019.10.11
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 19.3 | Honen deskribapena eguneratu da PLL Erreferentzia Erlojuaren Maiztasuna eSRAM Intel FPGA IP parametro editorean. | — |
eSRAM Intel FPGA IP v18.1
10. taula. v18.1 2018.10.03
| Intel Quartus Prime bertsioa | Deskribapena | Eragina |
| 18.1 | HIPI erregistroa kendu da iopll_lock2core_reg. | Zure IP nukleoa berritu dezakezu. |
eSRAM Intel FPGA IP v18.0
11. taula. v18.0 2018ko maiatza
| Deskribapena | Eragina |
| Native eSRAM IP nukleoa eSRAM Intel FPGA IP-ra aldatu da, Intel birbranding-en arabera. | — |
Interfaze seinale berri bat gehitu da:
eSRAM IOPLL blokeo egoera. |
— |
Lotutako informazioa
- Intel FPGA IP nukleoen hastapena
- Intel Stratix 10 kapsulatutako memoriaren erabiltzailearen gida
- Errata Knowledge Baseko beste IP nukleoetarako
eSRAM IP Core natiboa v17.1
12. taula 17.1ko azaroaren 2017
| Deskribapena | Eragina |
| Hasierako kaleratzea. IP nukleo hau Intel Stratix 10 gailuetan bakarrik dago eskuragarri. | — |
Lotutako informazioa
- Intel FPGA IP nukleoen hastapena
- Intel Stratix 10 kapsulatutako memoriaren erabiltzailearen gida
- Errata Knowledge Baseko beste IP nukleoetarako
Intel Stratix 10 kapsulatutako memoriaren erabiltzailearen gida artxiboak
Erabiltzailearen gida honen azken bertsioak eta aurrekoak ikusteko, ikusi Intel® Stratix® 10 Embedded Memory Erabiltzailearen Gidara. IP edo software-bertsio bat zerrendatzen ez bada, aurreko IP-aren edo software-bertsioaren erabiltzailearen gida aplikatuko da.
eSRAM Intel® FPGA IP bertsioaren oharrak
Dokumentuak / Baliabideak
 |
Intel eSRAM Intel FPGA IP [pdfErabiltzailearen gida eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
