Fronthaul Konpresioa FPGA IP
Erabiltzailearen Gida

Fronthaul Konpresioa FPGA IP

Fronthaul Compression Intel® FPGA IP Erabiltzailearen Gida
Intel® Quartus® Prime-rako eguneratua
Diseinu Suite: 21.4 IP
Bertsioa: 1.0.1

Fronthaul Compression Intel® FPGA IP-ri buruz

Fronthaul Compression IP U-plano IQ datuen konpresioaz eta deskonpresioaz osatuta dago. Konpresio-motorrak µ-legea edo bloke mugikorreko konpresioa kalkulatzen du erabiltzailearen datuen konpresioaren goiburuan (udCompHdr) oinarrituta. IP honek Avalon streaming interfazea erabiltzen du IQ datuetarako, kanalizazio-seinaleetarako eta metadatuetarako eta albo-bandako seinaleetarako, eta Avalon memoria-mapatutako interfazea kontrol- eta egoera-erregistroetarako (CSR).
IP-ak konprimitutako IQak eta erabiltzailearen datuen konpresio-parametroa (udCompParam) mapatzen ditu O-RAN zehaztapenean O-RAN Fronthaul Control, User and Synchronization Plane 3.0 2020ko apirilaren 4 bertsioa (O-RAN-WG0.CUS) zehaztapenean zehazten den ataleko karga-markaren formatuaren arabera. .03.00-v128). Avalon streaming konketa eta iturburu-interfazearen datu-zabalera 64 biteko dira aplikazioaren interfazerako eta 2 biteko garraio-interfazerako 1:XNUMXeko konpresio-erlazio maximoa onartzeko.
Lotutako informazioa
O-RAN webgunea
1.1. Fronthaul konpresioa Intel® FPGA IP Ezaugarriak

• -legea eta blokea koma mugikorreko konpresioa eta deskonpresioa
• IQ zabalera 8 bit eta 16 biteko
• U-plane IQ formatuaren eta konpresio goiburuaren konfigurazio estatiko eta dinamikoa
• Sekzio anitzeko paketea (O-RAN betegarria aktibatuta badago)

1.2. Fronthaul konpresioa Intel® FPGA IP gailuen familiako laguntza
Intel-ek gailuen laguntza-maila hauek eskaintzen ditu Intel FPGA IP-rako:

• Aldez aurretiko euskarria: IP-a erabilgarri dago gailu familia honetarako simulatzeko eta konpilatzeko. FPGA programazioa file (.pof) laguntza ez dago eskuragarri Quartus Prime Pro Stratix 10 Edition Beta softwarerako eta, horregatik, ezin da bermatu IP denboraren itxiera. Denbora-ereduek diseinuaren ondorengo hasierako informazioan oinarritutako atzerapenen hasierako ingeniaritza estimazioak barne hartzen dituzte. Denboraldiaren ereduak alda daitezke, silizioaren probak benetako silizioaren eta denboraren ereduen arteko korrelazioa hobetzen baitu. IP nukleo hau sistemaren arkitektura eta baliabideen erabilera azterketetarako erabil dezakezu, simulazioa, pinout, sistemaren latentzia ebaluatzeko, oinarrizko denboraren ebaluazioak (pipeline aurrekontua) eta I/O transferentzia estrategia (datuen bideen zabalera, leherketaren sakonera, I/O estandarren arteko konpromezuak). ).
• Aurretiazko euskarria: Intel-ek IP nukleoa egiaztatzen du gailu familia honen aurretiazko denbora-ereduekin. IP nukleoak baldintza funtzional guztiak betetzen ditu, baina baliteke gailu familiarentzako denbora-analisia egiten ari dela. Produkzio diseinuetan erabil dezakezu kontu handiz.
• Azken laguntza–Intel-ek IP-a egiaztatzen du gailu-familia honen azken denbora-ereduekin. IPak gailu-familiaren funtzionaltasun- eta denbora-baldintza guztiak betetzen ditu. Produkzio diseinuetan erabil dezakezu.

1. taula. Fronthaul konpresioa IP gailuen familia-laguntza

Gailu Familia	Laguntza
Intel® Agilex™ (teila elektronikoa)	Aurretiazkoak
Intel Agilex (F-tile)	Aurrera
Intel Arria® 10	Finala
Intel Stratix® 10 (H- eta E-tile gailuak soilik)	Finala
Beste gailu-familia batzuk	Euskarririk ez

2. taula. Gailuak onartzen dituen abiadura kalifikazioak

Gailu Familia	FPGA ehunaren abiadura maila
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Fronthaul Compression Intel FPGA IP-rako kaleratzeko informazioa
Intel FPGA IP bertsioak Intel Quartus® Prime Design Suite softwarearen bertsioekin bat datoz v19.1 arte. Intel Quartus Prime Design Suite softwarearen 19.2 bertsioan hasita, Intel FPGA IP-k bertsio-eskema berri bat du.
Intel FPGA IP bertsioa (XYZ) zenbakia alda daiteke Intel Quartus Prime softwarearen bertsio bakoitzarekin. Aldaketa bat:

• X-k IParen berrikuspen garrantzitsu bat adierazten du. Intel Quartus Prime softwarea eguneratzen baduzu, IP-a birsortu behar duzu.
• Y-k IPak ezaugarri berriak dituela adierazten du. Sortu zure IPa eginbide berri hauek sartzeko.
• Z-k adierazten du IPak aldaketa txikiak dituela. Birsortu zure IP aldaketa hauek sartzeko.

3. taula. Fronthaul konpresioaren IP askapenaren informazioa

Elementua	Deskribapena
Bertsioa	1.0.1
Kaleratze data	2022eko otsaila
Eskaera kodea	IP-FH-COMP

1.4. Fronthaul konpresioaren errendimendua eta baliabideen erabilera
IParen baliabideak Intel Agilex gailu, Intel Arria 10 gailu eta Intel Stratix 10 gailu batera zuzenduta.
4. taula Fronthaul-en konpresioaren errendimendua eta baliabideen erabilera
Sarrera guztiak konpresio eta deskonpresioaren datuen norabide IPrako dira

Gailua	IP	ALMak	Erregistro logikoak		M20K
			Lehen mailakoa	Bigarren mailakoa
Intel Agilex	Bloke-puntu flotagarria	14,969	25,689	6,093	0
	µ-legea	22,704	39,078	7,896	0
	Bloke-komu flotagarria eta µ-legea	23,739	41,447	8,722	0
	Bloke-puntu flotagarria, µ-legea eta IQ zabalera hedatua	23,928	41,438	8,633	0
Intel Arria 10	Bloke-puntu flotagarria	12,403	16,156	5,228	0
	µ-legea	18,606	23,617	5,886	0
	Bloke-komu flotagarria eta µ-legea	19,538	24,650	6,140	0
	Bloke-puntu flotagarria, µ-legea eta IQ zabalera hedatua	19,675	24,668	6,141	0
Intel Stratix 10	Bloke-puntu flotagarria	16,852	30,548	7,265	0
	µ-legea	24,528	44,325	8,080	0
	Bloke-komu flotagarria eta µ-legea	25,690	47,357	8,858	0
	Bloke-puntu flotagarria, µ-legea eta IQ zabalera hedatua	25,897	47,289	8,559	0

Fronthaul Compression Intel FPGA IP-arekin hastea

Fronthaul Compression IP-a instalatzea, parametrizatzea, simulatzea eta hasieratzea deskribatzen du.
2.1. Fronthaul konpresio IPa lortzea, instalatzea eta lizentzia ematea
Fronthaul Compression IP Intel Quartus Prime bertsioarekin sartzen ez den Intel FPGA IP hedatua da.

1. Sortu My Intel kontu bat ez baduzu.
2. Hasi saioa Autozerbitzuko Lizentzien Zentrora (SSLC) sartzeko.
3. Erosi Fronthaul Compression IP-a.
4. SSLC orrian, egin klik Exekutatu IPrako. SSLC-k instalazio-elkarrizketa-koadro bat eskaintzen du IP-aren instalazioa gidatzeko.
5. Instalatu Intel Quartus Prime karpetaren kokapen berean.

5. taula. Fronthaul konpresioaren instalazio-kokapenak

Kokapena	Softwarea	Plataforma
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

1. Irudia. Fronthaul Compression IP Instalazioaren direktorioa egitura Intel Quartus Prime instalazio direktorioa

Fronthaul Compression Intel FPGA IP IP Katalogoan agertzen da orain.
Lotutako informazioa

• Intel FPGA webgunea
  
• Autozerbitzurako Lizentzien Zentroa (SSLC)

2.2. Fronthaul konpresioaren IPa parametrizatzea
Azkar konfiguratu zure IP aldaera pertsonalizatua IP parametroen editorean.

1. Sortu Intel Quartus Prime Pro Edition proiektu bat zure IP nukleoa integratzeko.
   a. Intel Quartus Prime Pro Edition-n, egin klik File Proiektu berriaren morroia Intel Quartus Prime proiektu berri bat sortzeko edo File Ireki proiektua lehendik dagoen Quartus Prime proiektu bat irekitzeko. Morroiak gailu bat zehazteko eskatzen dizu.
   b. Zehaztu IP-aren abiadura-mailako baldintzak betetzen dituen gailu-familia.
   c. Sakatu Amaitu.
2. IP Katalogoan, hautatu Fronthaul Compression Intel FPGA IP. IP aldaera berria leihoa agertzen da.
3. Zehaztu goi-mailako izena zure IP aldaera pertsonalizatu berrirako. Parametroen editoreak IP aldaketen ezarpenak gordetzen ditu a file izendatua .ip.
4. Sakatu Ados. Parametroen editorea agertzen da.
   2. Irudia. Fronthaul Conpression IP Parametro Editorea
5. Zehaztu zure IP aldakuntzaren parametroak. Ikus Parametroak IP parametro espezifikoei buruzko informazioa lortzeko.
6. Egin klik Diseinua Adibample fitxa eta zehaztu zure diseinurako parametroak, adibidezample.
   3. Irudia Diseinua Adibample Parametroen editorea
7. Sakatu Sortu HDL. Sorkuntza elkarrizketa-koadroa agertzen da.
8. Irteera zehaztu file sorkuntza aukerak eta, gero, egin klik Sortu. IP aldakuntza files zure zehaztapenen arabera sortu.
9. Sakatu Amaitu. Parametro-editoreak goi-mailako .ip gehitzen du file uneko proiektura automatikoki. Eskuz gehitzeko eskatzen bazaizu .ip file proiektuan, egin klik Proiektua Gehitu/Kendu Files proiektuan gehitzeko file.
10. Zure IP aldakuntza sortu eta instantziatu ondoren, egin pin-esleipen egokiak portuak konektatzeko eta ezarri RTL parametro egokiak instantzia bakoitzeko.

2.2.1. Fronthaul konpresioaren IP parametroak
6. taula Fronthaul konpresioaren IP parametroak

Izena	Baliozko balioak	Deskribapena
Datuen norabidea	TX eta RX, TX bakarrik, RX bakarrik	Hautatu TX konpresiorako; RX deskonpresiorako.
Konpresioaren metodoa	BFP, mu-Law edo BFP eta mu-Law	Hautatu bloke mugikorreko puntua, µ-legea edo biak.

Metadatuen zabalera	0 (Desgaitu metadatuen atakak), 32, 64, 96, 128 (bit)	Zehaztu metadatuen busaren bit zabalera (konprimitu gabeko datuak).
Gaitu IQ zabalera hedatua	Piztu edo itzali	Aktibatu 8 biteko eta 16 biteko IqWidth bateragarrirako. Desaktibatu 9, 12, 14 eta 16 biteko IqWidth onartzen.
O-RAN betetzen duena	Piztu edo itzali	Aktibatu metadatuen atakarako ORAN IP mapak jarraitzeko eta atalen goiburu bakoitzeko metadatuen baliozko seinalea aldarrikatzeko. IPak 128 biteko zabalerako metadatuak soilik onartzen ditu. IPak atal bakarra eta pakete bakoitzeko atal anitz onartzen ditu. Metadatuak baliozkoak dira atal bakoitzean metadatuak baliozko baieztapenarekin. Itzali IP-ak metadatuak bide-seinale gisa erabiltzeko mapatze-eskakizunik gabe (adibidez: U-plano numPrb 0 suposatzen da). IPak 0 (Desgaitu metadatuen atakak), 32, 64, 96, 128 biteko metadatuen zabalerak onartzen ditu. IPak pakete bakoitzeko atal bakarra onartzen du. Metadatuak behin bakarrik balio dute pakete bakoitzeko metadatuen baliozko baieztapenean.

2.3. Sortutako IPa File Egitura
Intel Quartus Prime Pro Edition softwareak IP core irteera hau sortzen du file egitura.
7. taula. Sortutako IPa Files

File Izena	Deskribapena
<zure_ip>.ip	Platform Designer sistema edo goi-mailako IP aldakuntza file.zure_ip> zure IP aldakuntza ematen diozun izena da.
<zure_ip>.cmp	VHDL osagaien adierazpena (.cmp) file testu bat da file VHDL diseinuan erabil ditzakezun tokiko definizio generikoak eta ataka dituena files.
<zure_ip>.html	Konexioaren informazioa biltzen duen txostena, esklabo bakoitzaren helbidea konektatzen den maisu bakoitzari dagokionez eta parametro-esleipenak jasotzen dituen memoria-mapa bat.
<zure_ip>_generation.rpt	IP edo Platform Designer sorrerako erregistroa file. IP sorreran zehar mezuen laburpena.
<zure_ip>.qgsimc	Simulazio-parametroak zerrendatzen ditu birsorkuntza inkrementala laguntzeko.
<zure_ip>.qgsynthc	Sintesi-parametroak zerrendatzen ditu birsorkuntza inkrementala laguntzeko.
<zure_ip>.qip	IP osagaiari buruzko informazio guztia dauka Intel Quartus Prime softwarean IP osagaia integratzeko eta konpilatzeko.
<zure_ip>.sopcinfo	Zure Platform Designer sistemako konexioak eta IP osagaien parametrizazioak deskribatzen ditu. Bere edukia analizatu dezakezu IP osagaietarako software kontrolatzaileak garatzen dituzunean eskakizunak lortzeko. Nios® II erreminta katea bezalako tresnek hori erabiltzen dute file. .sopcinfo file eta sistema.h file Nios II tresna-katerako sortutako esklabo bakoitzaren helbide-mapa informazioa barne hartzen dute esklaboan sartzen den maisu bakoitzari dagokionez. Maisu ezberdinek helbide-mapa ezberdin bat izan dezakete esklabo-osagai jakin batera sartzeko.
<zure_ip>.csv	IP osagaiaren berritze-egoerari buruzko informazioa dauka.
<zure_ip>.bsf	Blokearen ikurra File (.bsf) IP aldakuntzaren irudikapena Intel Quartus Prime Block Diagram-en erabiltzeko Files (.bdf).
<zure_ip>.spd	Beharrezko sarrera file ip-make-simscript-ek onartzen dituen simulagailuetarako simulazio-scriptak sortzeko. .spd file zerrenda bat dauka filesimulaziorako sortutakoak, abiaraz ditzakezun oroitzapenei buruzko informazioarekin batera.

<zure_ip>.ppf	Pin Planner File (.ppf) Pin Planner-ekin erabiltzeko sortutako IP osagaien ataka eta nodo esleipenak gordetzen ditu.
<zure_ip> _bb.v	Verilog kutxa beltza (_bb.v) erabil dezakezu file kutxa beltz gisa erabiltzeko modulu hutsaren deklarazio gisa.
<zure_ip>_inst.v edo _inst.vhd	HDL adibidezample instantziazio txantiloia. Honen edukia kopiatu eta itsatsi dezakezu file zure HDL sartu file IP aldakuntza instantziatzeko.
<zure_ip>.v edozure_ip>.vhd	HDL files, azpimodulu edo seme-alaba IP nukleo bakoitza instantziatzen duten sintesia edo simulaziorako.
tutorea/	ModelSim* script bat dauka msim_setup.tcl simulazio bat konfiguratzeko eta exekutatzeko.
synopsys/vcs/ synopsys/vcsmx/	vcs_setup.sh shell script bat dauka, VCS* simulazio bat konfiguratzeko eta exekutatzeko. vcsmx_setup.sh eta synopsys_ sim.setup shell script bat dauka file VCS MX* simulazio bat konfiguratzeko eta exekutatzeko.
kadentzia/	ncsim_setup.sh shell script bat eta beste konfigurazio batzuk ditu files NCSIM* simulazio bat konfiguratu eta exekutatzeko.
aldek/	Rivierapro_setup.sh shell script bat dauka Aldec* simulazio bat konfiguratzeko eta exekutatzeko.
xzelioa/	xcelium_setup.sh shell script bat eta beste konfigurazio batzuk ditu files Xcelium* simulazio bat konfiguratu eta exekutatzeko.
azpimoduluak/	HDL dauka files IP core azpimoduluetarako.
<seme-alaba IP nukleoak>/	Sortutako seme-alaba IP core direktorio bakoitzeko, Platform Designer-ek synth/ eta sim/ azpidirektorioak sortzen ditu.

Fronthaul Conpression IP Deskribapen funtzionala

4. Irudia Fronthaul Compression IP-ak konpresioa eta deskonpresioa biltzen ditu. Fronthaul konpresioa IP bloke-diagrama

Konpresioa eta Deskonpresioa
Aurreprozesatzeko blokeetan oinarritutako bit-desplazamendu-bloke batek 12 baliabide-elementu (RE) dituen baliabide-bloke baterako bit-desplazamendu optimoak sortzen ditu. Blokeak kuantizazio zarata murrizten du, batez ereamplitude samples. Hori dela eta, konpresioak sartzen duen errore-bektorearen magnitudea (EVM) murrizten du. Konpresioaren algoritmoa potentzia-balioaren ia independentea da. Sarrera konplexua s suposatuzamples x = x1 + jxQ da, baliabide-blokearen osagai erreal eta imajinarioen balio absolutua maximoa hau da:
Baliabide-blokearen balio absolutua maximoa izanik, honako ekuazioak baliabide-bloke horri esleitutako ezkerreko desplazamendu-balioa zehazten du:Non bitWidth sarrerako bit-zabalera den.
IPak 8, 9, 10, 11, 12, 13, 14, 15, 16 konpresio-erlazioak onartzen ditu.
Mu-Law konpresioa eta deskonpresioa
Algoritmoak Mu-law konprimitze-teknika erabiltzen du, hizketa-konpresioa asko erabiltzen duena. Teknika honek sarrerako seinalea, x, f(x) funtzioa duen konpresore batetik pasatzen du biribildu eta bit-moztu aurretik. Teknikak konprimitutako datuak, y, bidaltzen ditu interfazearen bidez. Jasotako datuak hedapen-funtzio batetik pasatzen dira (konpresorea F-1(y) alderantzizkoa dena. Teknikak konprimitu gabeko datuak erreproduzitzen ditu kuantizazio-errore minimoarekin.
1. ekuazioa. Konpresore eta deskonpresore funtzioak
Mu-law IQ konpresio algoritmoak O-RAN zehaztapena jarraitzen du.
Lotutako informazioa
O-RAN webgunea
3.1. Fronthaul konpresio IP seinaleak
Konektatu eta kontrolatu IPa.
Erlojua eta berrezarri interfazearen seinaleak=
8. taula. Erlojua eta berrezarri interfazearen seinaleak

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena
tx_clk	1	Sarrera	Igorlearen erlojua. Erlojuaren maiztasuna 390.625 MHz da 25 Gbps-rako eta 156.25MHz 10 Gbps-rako. Igorlearen interfazearen seinale guztiak sinkronoak dira erloju honekin.
rx_clk	1	Sarrera	Hartzailearen erlojua. Erlojuaren maiztasuna 390.625 MHz da 25 Gbps-rako eta 156.25MHz 10 Gbps-rako. Hartzailearen interfazearen seinale guztiak sinkronoak dira erloju honekin.
csr_clk	1	Sarrera	CSR interfazearen erlojua. Erlojuaren maiztasuna 100 MHz da.

tx_rst_n	1	Sarrera	Tx_clk-ekin sinkronoa den transmisorearen interfazearen berrezartze baxu aktiboa.
rx_rst_n	1	Sarrera	Berrezartze baxu aktiboa rx_clk-ekin sinkronoa den hartzailearen interfazea.
csr_rst_n	1	Sarrera	CSR interfazearen berrezartze baxu aktiboa csr_clk-ekin sinkronizatuta.

Garraio Interfaze Seinaleak transmititzea
9. taula. Garraio-interfazearen seinaleak transmititu
Seinale mota guztiak sinatu gabeko zenbaki osoak dira.

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena
tx_avst_source_valid	1	Irteera	Baieztatzen denean, baliozko datuak eskuragarri daudela adierazten du avst_source_data-n.
tx_avst_source_data	64	Irteera	PRB eremuak udCompParam, iS barneample eta qSample. Hurrengo ataleko PRB eremuak aurreko ataleko PRB eremuarekin kateatzen dira.
tx_avst_source_startofpacket	1	Irteera	Fotograma baten lehen bytea adierazten du.
tx_avst_source_endofpacket	1	Irteera	Fotograma baten azken bytea adierazten du.
tx_avst_source_ready	1	Sarrera	Baieztatzen denean, garraio-geruza datuak onartzeko prest dagoela adierazten du. readyLatency = 0 interfaze honetarako.
tx_avst_source_empty	3	Irteera	avst_source_data-ko byte hutsen kopurua zehazten du avst_source_endofpacket baieztatzen denean.
tx_udcomphdr_o	8	Irteera	Erabiltzailearen datuen konpresioaren goiburuko eremua. tx_avst_source_valid-ekin sinkronoa. Konpresio metodoa eta IQ bit zabalera definitzen ditu datuen atal bateko erabiltzailearen datuetarako. • [7:4] : udIqWidth • 16 udIqWidth=0-rako, bestela udIqWidth e,g, berdin da: — 0000b esan nahi du I eta Q bakoitzak 16 bit-eko zabalera dutela; — 0001b esan nahi du I eta Q bakoitzak 1 bit zabala dutela; — 1111b-k esan nahi du I eta Q bakoitzak 15 bit-eko zabalera dutela • [3:0] : udCompMeth - 0000b - konpresiorik ez — 0001b – bloke-komu flotagarria — 0011b – µ-legea - beste batzuk - etorkizuneko metodoetarako gordeta.
tx_metadata_o	METADATA_WIDTH	Irteera	Eroaleen seinaleak pasatzen dira eta ez dira konprimitzen. tx_avst_source_valid-ekin sinkronoa. Bit-zabalera konfiguragarria METADATA_WIDTH. Pizten duzunean O-RAN betetzen duena, erreferentzia 13. taula 17. orrialdean.Itzaltzen duzunean O-RAN betetzen duena, seinale honek tx_avst_source_startofpacket 1 denean bakarrik balio du. tx_metadata_o-k ez du baliozko seinalerik eta tx_avst_source_valid erabiltzen du baliozko zikloa adierazteko. Ez dago erabilgarri hautatzen duzunean 0 Desgaitu metadatuen atakak rentzat Metadatuen zabalera.

Garraio-interfazearen seinaleak jaso
10. taula. Garraio-interfazearen seinaleak jaso
Ez dago atzera presiorik interfaze honetan. Avalon streaming seinale hutsa ez da beharrezkoa interfaze honetan, beti zero delako.

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena
rx_avst_sink_valid	1	Sarrera	Baieztatzen denean, baliozko datuak avst_sink_data-n eskuragarri daudela adierazten du. Interfaze honetan ez dago avst_sink_ready seinalerik.
rx_avst_sink_data	64	Sarrera	PRB eremuak udCompParam, iS barneample eta qSample. Hurrengo ataleko PRB eremuak aurreko ataleko PRB eremuarekin kateatzen dira.
rx_avst_sink_startofpacket	1	Sarrera	Fotograma baten lehen bytea adierazten du.
rx_avst_sink_endofpacket	1	Sarrera	Fotograma baten azken bytea adierazten du.
rx_avst_sink_error	1	Sarrera	Avst_sink_endofpacket-en ziklo berean baieztatzen denean, uneko paketea errore-pakete bat dela adierazten du
rx_udcomphdr_i	8	Sarrera	Erabiltzailearen datuen konpresioaren goiburuko eremua. rx_metadata_valid_i-rekin sinkronoa. Konpresio-metodoa eta IQ bit-zabalera definitzen ditu erabiltzailearen datuen datuen atal batean. • [7:4] : udIqWidth • 16 udIqWidth=0rentzat, bestela udIqWidth berdina da. adib — 0000b esan nahi du I eta Q bakoitzak 16 bit-eko zabalera dutela; — 0001b esan nahi du I eta Q bakoitzak 1 bit zabala dutela; — 1111b-k esan nahi du I eta Q bakoitzak 15 bit-eko zabalera dutela • [3:0] : udCompMeth - 0000b - konpresiorik ez — 0001b – blokea koma mugikorra — 0011b – µ-legea - beste batzuk - etorkizuneko metodoetarako gordeta.
rx_metadata_i	METADATA_WIDTH	Sarrera	Konprimitu gabeko kanalizazioak zeharkatzen ditu seinaleak. rx_metadata_i seinaleak baliozkoak dira rx_metadata_valid_i baieztatzen denean, rx_avst_sink_valid-ekin sinkronizatuta. Bit-zabalera konfiguragarria METADATA_WIDTH. Pizten duzunean O-RAN betetzen duena, erreferentzia Taula 15 18. orrialdean. Itzaltzen duzunean O-RAN betetzen duena, rx_metadata_i seinale hau rx_metadata_valid_i eta rx_avst_sink_startofpacket 1 berdina denean bakarrik balio du. Ez dago erabilgarri hautatzen duzunean 0 Desgaitu metadatuen atakak rentzat Metadatuen zabalera.
rx_metadata_valid_i	1	Sarrera	Goiburuak (rx_udcomphdr_i eta rx_metadata_i) baliozkoak direla adierazten du. rx_avst_sink_valid-ekin sinkronoa. Derrigorrezko seinalea. O-RAN atzerako bateragarritasunerako, baieztatu rx_metadata_valid_i IPak goiburuko IE komunak eta atal errepikatutako IE baliozkoak baditu. rx_avst_sink_data-n sekzio-baliabide fisikoen bloke (PRB) eremu berriak eskaintzean, eman atal IE berriak rx_metadata_i sarreran rx_metadata_valid_i-rekin batera.

Aplikazioen interfazearen seinaleak transmititzea
11. taula. Aplikazioaren interfazearen seinaleak transmititu

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena
tx_avst_sink_valid	1	Sarrera	Baieztatzen denean, interfaze honetan baliozko PRB eremuak eskuragarri daudela adierazten du. Streaming moduan jarduten duzunean, ziurtatu paketearen hasieraren eta paketearen amaieraren artean seinale baliogaberik ez dagoela. Salbuespen bakarra prest dagoen seinalea kentzen denean da.
tx_avst_sink_data	128	Sarrera	Aplikazio-geruzako datuak sareko byten ordenan.
tx_avst_sink_startofpacket	1	Sarrera	Adierazi pakete baten lehen PRB bytea
tx_avst_sink_endofpacket	1	Sarrera	Adierazi pakete baten azken PRB bytea
tx_avst_sink_ready	1	Irteera	Baieztatzen denean, O-RAN IP aplikazioaren interfazeko datuak onartzeko prest dagoela adierazten du. readyLatency = 0 interfaze honetarako
tx_udcomphdr_i	8	Sarrera	Erabiltzailearen datuen konpresioaren goiburuko eremua. tx_avst_sink_valid-ekin sinkronoa. Konpresio-metodoa eta IQ bit-zabalera definitzen ditu erabiltzailearen datuen datuen atal batean. • [7:4] : udIqWidth • 16 udIqWidth=0rentzat, bestela udIqWidth berdina da. adib — 0000b esan nahi du I eta Q bakoitzak 16 bit-eko zabalera dutela; — 0001b esan nahi du I eta Q bakoitzak 1 bit zabala dutela; — 1111b-k esan nahi du I eta Q bakoitzak 15 bit-eko zabalera dutela • [3:0] : udCompMeth - 0000b - konpresiorik ez — 0001b – bloke-komu flotagarria — 0011b – µ-legea - beste batzuk - etorkizuneko metodoetarako gordeta.
tx_metadata_i	METADATA_WIDTH	Sarrera	Eroaleen seinaleak pasatzen dira eta ez dira konprimitzen. tx_avst_sink_valid-ekin sinkronoa. Bit-zabalera konfiguragarria METADATA_WIDTH. Pizten duzunean O-RAN betetzen duena, erreferentzia Taula 13 17. orrialdean. Itzaltzen duzunean O-RAN betetzen duena, seinale honek tx_avst_sink_startofpacket 1 berdina denean bakarrik balio du. tx_metadata_i-k ez du baliozko seinale eta erabilerarik tx_avst_sink_valid baliozko zikloa adierazteko. Ez dago erabilgarri hautatzen duzunean 0 Desgaitu metadatuen atakak rentzat Metadatuen zabalera.

Jaso aplikazioaren interfazearen seinaleak
12. taula. Jaso aplikazioaren interfazearen seinaleak

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena
rx_avst_source_valid	1	Irteera	Baieztatzen denean, interfaze honetan baliozko PRB eremuak eskuragarri daudela adierazten du. Ez dago avst_source_ready seinalerik interfaze honetan.
rx_avst_source_data	128	Irteera	Aplikazio-geruzarako datuak sareko byten ordenan.
rx_avst_source_startofpacket	1	Irteera	Pakete baten lehen PRB bytea adierazten du
rx_avst_source_endofpacket	1	Irteera	Pakete baten azken PRB bytea adierazten du
rx_avst_source_error	1	Irteera	Paketeek errorea dutela adierazten du
rx_udcomphdr_o	8	Irteera	Erabiltzailearen datuen konpresioaren goiburuko eremua. rx_avst_source_valid-ekin sinkronoa. Konpresio-metodoa eta IQ bit-zabalera definitzen ditu erabiltzailearen datuen datuen atal batean. • [7:4] : udIqWidth • 16 udIqWidth=0rentzat, bestela udIqWidth berdina da. adib — 0000b esan nahi du I eta Q bakoitzak 16 bit-eko zabalera dutela; — 0001b esan nahi du I eta Q bakoitzak 1 bit zabala dutela; — 1111b-k esan nahi du I eta Q bakoitzak 15 bit-eko zabalera dutela • [3:0] : udCompMeth - 0000b - konpresiorik ez — 0001b – bloke flotagarria (BFP) — 0011b – µ-legea - beste batzuk - etorkizuneko metodoetarako gordeta.
rx_metadata_o	METADATA_WIDTH	Irteera	Konprimitu gabeko kanalizazioak zeharkatzen ditu seinaleak. rx_metadata_o seinaleak baliozkoak dira rx_metadata_valid_o baieztatzen denean, rx_avst_source_valid-ekin sinkronizatuta. Bit-zabalera konfiguragarria METADATA_WIDTH. Pizten duzunean O-RAN betetzen duena, erreferentzia 14. taula 18. orrialdean. Itzaltzen duzunean O-RAN betetzen duena, rx_metadata_o rx_metadata_valid_o 1 berdina denean bakarrik balio du. Ez dago erabilgarri hautatzen duzunean 0 Desgaitu metadatuen atakak rentzat Metadatuen zabalera.
rx_metadata_valid_o	1	Irteera	Goiburuak (rx_udcomphdr_o eta rx_metadata_o) baliozkoak dira. rx_metadata_valid_o baieztatzen da rx_metadata_o baliozkoa denean, rx_avst_source_valid-ekin sinkronizatuta.

O-RAN atzerako bateragarritasunerako metadatuen mapak
13. taula. tx_metadata_i 128 biteko sarrera

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena	Metadatuen mapak
Erreserbatuta	16	Sarrera	Erreserbatuta.	tx_metadata_i[127:112]
tx_u_tamaina	16	Sarrera	U-plano paketearen tamaina bytetan streaming moduan.	tx_metadata_i[111:96]
tx_u_seq_id	16	Sarrera	Paketearen seqID, eCPRI garraio-goiburutik ateratzen dena.	tx_metadata_i[95:80]
tx_u_pc_id	16	Sarrera	eCPRI garraiorako PCID eta RoEflowId irrati bidez Ethernet bidez (RoE) garraiorako.	tx_metadata_i[79:64]
Erreserbatuta	4	Sarrera	Erreserbatuta.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Sarrera	gNB datuen norabidea. Balio-barrutia: {0b=Rx (hau da, kargatu), 1b=Tx (hau da, deskargatu)}	tx_metadatuak_i[59]
tx_u_filterIndex	4	Sarrera	IQ datuen eta aire interfazearen artean erabili beharreko kanal-iragazkiaren indize bat definitzen du. Balio-barrutia: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Sarrera	10 ms-ko fotogramen kontagailua (2.56 segundoko biltzeko epea), zehazki frameId= fotograma-zenbakia 256 modulo. Balio-barrutia: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Sarrera	1 ms-ko azpimarkoetarako kontagailua 10 ms-ko markoan. Balio-barrutia: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Sarrera	Parametro hau 1 ms azpimarko baten barruan dagoen zirrikituaren zenbakia da. Azpimarko bateko zirrikitu guztiak parametro honen arabera zenbatzen dira. Balio-barrutia: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Erreserbatua}	tx_metadata_i[42:37]
tx_u_sinboloa	6	Sarrera	Zirrikitu baten barruan ikur-zenbaki bat identifikatzen du. Balio-barrutia: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Sarrera	Sekzio IDak U-planoko datu-atalak mapatzen ditu datuekin lotutako C-planoko mezuarekin (eta Sekzio Mota). Balio-barrutia: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Sarrera	Baliabide blokeen adierazlea. Adierazi baliabide-bloke guztiak erabiltzen diren edo beste baliabide-bloke guztiak erabiltzen diren. Balio-barrutia: {0b=erabilitako baliabide-bloke bakoitza; 1b=erabiltzen diren beste baliabide bloke guztiak}	tx_metadatuak_i[18]
tx_u_startPrb	10	Sarrera	Erabiltzaile-planoko datuen atal baten hasierako PRB. Balio-barrutia: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Sarrera	Erabiltzailearen planoko datuen atala baliozkoa den PRBak definitu.	tx_metadata_i[7:0]

			Balio-barrutia: {0000 0001b-1111 1111b, 0000 0000b = PRB guztiak zehaztutako azpieramailearen tartean (SCS) eta garraiolariaren banda-zabaleran }
tx_u_udCompHdr	8	Sarrera	Definitu erabiltzailearen datuen konpresio-metodoa eta IQ bit-zabalera datuen atal batean. Balio-barrutia: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

14. taula. rx_metadata_valid_i/o

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena	Metadatuen mapak
rx_sec_hdr_valid	1	Irteera	rx_sec_hdr_valid 1 denean, U-plano sekzioaren datu-eremuak baliozkoak dira. Goiburu arrunteko IEak baliozkoak dira rx_sec_hdr_valid aldarrikatzen denean, avst_sink_u_startofpacket eta avst_sink_u_valid-ekin sinkronizatuta. Errepikaturiko atal IE-ak baliozkoak dira rx_sec_hdr_valid baieztatzen denean, avst_sink_u_valid-ekin sinkronizatuta. Avst_sink_u_data-n PRB eremu berriak ematean, eman atal IE berriak rx_sec_hdr_valid adierazita.	rx_metadata_valid_o

15. taula rx_metadata_o 128 biteko irteera

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena	Metadatuen mapak
Erreserbatuta	32	Irteera	Erreserbatuta.	rx_metadata_o[127:96]
rx_u_seq_id	16	Irteera	Paketearen seqID, eCPRI garraio-goiburutik ateratzen dena.	rx_metadata_o[95:80]
rx_u_pc_id	16	Irteera	PCID eCPRI garraiorako eta RoEflowId RoE garraiorako	rx_metadata_o[79:64]
erreserbatuta	4	Irteera	Erreserbatuta.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Irteera	gNB datuen norabidea. Balio-barrutia: {0b=Rx (hau da, kargatu), 1b=Tx (hau da, deskargatu)}	rx_metadata_o[59]
rx_u_filterIndex	4	Irteera	IQ datuen eta aire interfazearen artean erabiltzeko kanal-iragazkiaren indize bat definitzen du. Balio-barrutia: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Irteera	10 ms-ko fotogramen kontagailua (2.56 segundoko biltzeko epea), zehazki frameId= fotograma-zenbakia modulo 256. Balio-barrutia: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Irteera	1 ms-ko azpimarkoetarako kontagailua 10 ms-ko markoan. Balio-barrutia: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Irteera	Zirrikitu-zenbakia 1 ms-ko azpimarkoa. Azpimarko bateko zirrikitu guztiak parametro honen arabera zenbatzen dira. Balio-barrutia: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Erreserbatua}	rx_metadata_o[42:37]
rx_u_sinboloa	6	Irteera	Zirrikitu baten barruan ikur-zenbaki bat identifikatzen du. Balio-barrutia: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Irteera	Sekzio IDak U-planoko datu-atalak mapatzen ditu datuekin lotutako C-planoko mezuarekin (eta Sekzio Mota). Balio-barrutia: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Irteera	Baliabide blokeen adierazlea. Baliabide bloke guztiak erabiltzen diren edo beste baliabide guztiak erabiltzen diren adierazten du. Balio-barrutia: {0b=erabilitako baliabide-bloke bakoitza; 1b=erabiltzen diren beste baliabide bloke guztiak}	rx_metadata_o[18]
rx_u_startPrb	10	Irteera	Erabiltzaile-planoko datuen atal baten hasierako PRB. Balio-barrutia: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Irteera	Erabiltzaile-planoko datuen atalak balio duen PRBak definitzen ditu. Balio-barrutia: {0000 0001b-1111 1111b, 0000 0000b = zehaztutako SCS eta garraiolariaren banda-zabaleran dauden PRB guztiak }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Irteera	Datuen atal batean erabiltzailearen datuen konpresio-metodoa eta IQ bit zabalera definitzen ditu. Balio-barrutia: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

CSR Interfaze Seinaleak
16. taula. CSR Interfaze Seinaleak

Seinalearen izena	Bit zabalera	Norabidea	Deskribapena
csr_helbidea	16	Sarrera	Konfigurazio-erregistroaren helbidea.
csr_idatzi	1	Sarrera	Konfigurazio-erregistroa idazteko gaitu.
csr_writedata	32	Sarrera	Konfigurazio-erregistroa idazteko datuak.
csr_readdata	32	Irteera	Konfigurazio-erregistroak datuak irakurtzen ditu.
csr_read	1	Sarrera	Konfigurazio-erregistroa irakurtzeko gaitu.
csr_readdatavalid	1	Irteera	Konfigurazio-erregistroak irakurritako datuak baliozkoak dira.
csr_waitrequest	1	Irteera	Konfigurazio-erregistroa itxaron eskaera.

Fronthaul Konpresioaren IP Erregistroak

Kontrolatu eta kontrolatu fronthaul konpresioaren funtzionaltasuna kontrol eta egoera interfazearen bidez.
17. taula. Erregistro mapa

CSR_ADDRESS (Hitz-desplazamendua)	Erregistratu Izena
0x0	konpresio_modua
0x1	tx_error
0x2	rx_error

18. taula. compression_mode Erregistroa

Bit zabalera	Deskribapena	Sarbidea	HW Berrezarri balioa
31:9	Erreserbatuta	RO	0x0
8:8	Modu funtzionala: • 1'b0 konpresio modu estatikoa da • 1'b1 konpresio modu dinamikoa da	RW	0x0
7:0	Erabiltzaileen datuen konpresio-goiburu estatikoa: • 7:4 udIqWidth da — 4'b0000 16 bit da — 4'b1111 15 bit da -: — 4'b0001 bit 1 da • 3:0 udCompMeth da - 4'b0000 ez da konpresiorik — 4'b0001 blokeko koma mugikorra da — 4'b0011 µ-legea da • Beste batzuk erreserbatuta daude	RW	0x0

19. taula. tx Errore-erregistroa

Bit zabalera	Deskribapena	Sarbidea	HW Berrezarri balioa
31:2	Erreserbatuta	RO	0x0
1:1	IqWidth baliogabea. IPak Iqwidth 0-n ezartzen du (16 biteko Iqwidth) Iqwidth baliogabea edo onartzen ez badu detektatzen badu.	RW1C	0x0
0:0	Konpresio metodo baliogabea. IPak paketea kentzen du.	RW1C	0x0

20. taula. rx Errore Erregistroa

Bit zabalera	Deskribapena	Sarbidea	HW Berrezarri balioa
31:8	Erreserbatuta	RO	0x0
1:1	IqWidth baliogabea. IPak paketea kentzen du.	RW1C	0x0
0:0	Konpresio metodo baliogabea. IPak konpresio-metodoa onartzen duen konpresio-metodo lehenetsian ezartzen du: • Bloke-komu flotagarria gaituta soilik: lehenetsitako bloke-komu flotagarria da. • μ-legea gaituta soilik: lehenetsia μ-legea. • Bloke-komu flotagarria eta μ-legea gaituta: lehenetsitako bloke-komu flotagarrian.	RW1C	0x0

Fronthaul Compression Intel FPGA IPs Erabiltzailearen Gida Artxiboa

Dokumentu honen azken bertsioak eta aurrekoak ikusteko, ikus: Fronthaul Compression Intel FPGA IP Erabiltzailearen Gida. IP edo software-bertsio bat zerrendatzen ez bada, aurreko IP-aren edo software-bertsioaren erabiltzailearen gida aplikatuko da.

Fronthaul Compression Intel FPGA IP erabiltzailearen gida dokumentuaren berrikuspenaren historia

Dokumentuaren bertsioa	Intel Quartus Prime bertsioa	IP bertsioa	Aldaketak
2022.08.08	21.4	1.0.1	Metadatuen zabalera 0tik 0ra zuzendu da (Desgaitu metadatuen atakak).
2022.03.22	21.4	1.0.1	• Trukatutako seinaleen deskribapenak: — tx_avst_sink_data eta tx_avst_source_data — rx_avst_sink_data eta rx_avst_source_data • Gehituta Gailuak onartzen dituen abiadura kalifikazioak mahaia • Gehituta Errendimendua eta baliabideen erabilera
2021.12.07	21.3	1.0.0	Eskaera-kode eguneratua.
2021.11.23	21.3	1.0.0	Hasierako kaleratzea.

Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa eta beste Intel marka Intel Corporation edo bere filialen marka komertzialak dira. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik. *Beste izen eta markak beste batzuen jabetza direla erreklamatu daitezke.

Lineako bertsioa
Bidali Iritzia
ID: 709301
UG-20346
Bertsioa: 2022.08.08
ISO 9001:2015 Erregistratua

Dokumentuak / Baliabideak

	intel Fronthaul Compression FPGA IP [pdfErabiltzailearen gida Fronthaul Konpresioa FPGA IP, Fronthaul, Konpresioa FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdfErabiltzailearen gida UG-20346, 709301, Fronthaul Konpresioa FPGA IP, Fronthaul FPGA IP, Konpresioa FPGA IP, FPGA IP

Erreferentziak

• Erabiltzailearen eskuliburua