MICROCHIP UG0877 SLVS-EC Polar Fire FPGA erabiltzailearen gida
Berrikuspen historia
Berrikuspen historiak dokumentuan ezarri ziren aldaketak deskribatzen ditu. Aldaketak berrikuspenen arabera zerrendatzen dira, uneko argitalpenetik hasita.
4.0 berrikuspena
Jarraian dokumentu honen 4.0 berrikuspenean egindako aldaketen laburpena da.
- Ordezkatu da 2. irudia, 2. orrialdea, 3. irudia, 3. orrialdea, 8. irudia, 6. orrialdea eta 9. irudia, 7. orrialdea.
- Kendua Transmit PLL atala, 4. orrialdea.
- 1. taula, 3. orrialdea, 3. taula, 7. orrialdea, 4. taula, 7. orrialdea eta 5. taula, 8. orrialdea eguneratuta.
- Pixel Clock Generation for PLL atala eguneratua, 4. orrialdea.
- Konfigurazio-parametroak atala eguneratua, 7. orrialdea.
3.0 berrikuspena
Jarraian dokumentu honen 3.0 berrikuspenean egindako aldaketen laburpena da.
- SLVS-EC IP, 2. orrialdea
- 3. orrialdeko 7. taula
2.0 berrikuspena
Jarraian dokumentu honen 2.0 berrikuspenean egindako aldaketen laburpena da.
- SLVS-EC IP, 2. orrialdea
- Transceptor konfigurazioa, 3. orrialdea
- 3. orrialdeko 7. taula
1.0 berrikuspena
1.0 berrikuspena izan zen dokumentu honen lehen argitalpena
SLVS-EC IP
SLVS-EC Sonyren abiadura handiko interfazea da hurrengo belaunaldiko bereizmen handiko CMOS irudi sentsoreetarako. Estandar honek erreitik erreiaren okerrarekin tolerantea da erlojuaren teknologia txertatua duelako. Taula-mailako diseinua errazten du abiadura handiko eta distantzia luzeko transmisioari dagokionez. SLVS-EC Rx IP nukleoak SLVS-EC interfazea eskaintzen du PolarFire FPGArako irudi sentsoreen datuak jasotzeko. IPak 4.752 Gbps-ko abiadura onartzen du. IP nukleoak bi, lau eta zortzi errei onartzen ditu RAW 8, RAW 10 eta RAW 12 konfigurazioetarako. Hurrengo irudian SLVS-EC kamera soluzioaren sistema-diagrama erakusten da.
1. irudia • SLVS-EC IP bloke-diagrama
Polar Fire® transceptor SLVS-EC sentsorearen PHY interfaze gisa erabiltzen da, SLVS-EC interfazeak erloju teknologia txertatua erabiltzen baitu. 8b10b kodeketa ere erabiltzen du, PolarFire transceptor erabiliz berreskura daitekeena. PolarFire FPGAk 24 Gbps-ko potentzia baxuko 12.7 transceptor bide ditu. Transceptor bide hauek SLVS-EC PHY hargailu bide gisa konfigura daitezke. Aurreko irudian ikusten den bezala, transceptor irteerak SLVS-EC Rx IP nukleora konektatuta daude.
SLVS-EC hargailuen irtenbidea
Ondorengo irudian SLVS-EC IP-ren Libero SoC softwarearen goi-mailako diseinuaren ezarpena eta SLVS-EC hargailu-soluziorako beharrezko osagaiak erakusten dira.
2. irudia • SLVS-EC IP SmartDesign
Transceptor konfigurazioa
Hurrengo irudian transceptor interfazearen konfigurazioa erakusten da.
3. Irudia • Transceiver Interface Konfiguratzailea
Transceiver bi edo lau bidetan konfigura daiteke. Gainera, transceptor-aren abiadura "Transceiver data rate"-n ezar daiteke. SLVS-EC interfazeak bi baud-abiadura onartzen ditu hurrengo taulan agertzen den moduan.
1. taula • SLVS-EC Baud-tasa
| Baud gradua | Baud-tasa Mbps-tan |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
Pixel Clock Generaziorako PLL
PLL bat behar da pixel-erlojua sortzeko Transceiver-ek sortutako Fabric erlojutik, hau da, LANE0_RX_CLOCK. Jarraian pixel erlojua sortzeko formula da.
Pixel-erlojua = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Konfiguratu PF_CCC RAW 8rako hurrengo irudian erakusten den moduan.
4. irudia • Erlojua baldintzatzeko zirkuitua
Diseinuaren deskribapena
Hurrengo irudiak SLVS-EC Frame Format egitura erakusten du.
5. Irudia • SLVS-EC Frame Format Egitura
Paketearen goiburuak markoaren hasierako eta amaierako seinaleei buruzko informazioa du Baliozko lerroekin batera. PHY kontrol-kodeak paketeen goiburuaren gainean gehitzen dira SLVS-EC paketea osatzeko. Hurrengo taulan SLVS-EC protokoloan erabiltzen diren PHY kontrol-kode desberdinak zerrendatzen dira.
2. taula • PHY Kontrol kodea
PHY Kontrol kodea 8b10b Ikurren konbinazioa
Hasiera kodea K.28.5 – K.27.7 – K.28.2 – K.27.7
Amaiera kodea K.28.5 – K.29.7 – K.30.7 – K.29.7
Pad kodea K.23.7 – K.28.4 – K.28.6 – K.28.3
Sinkronizazio kodea K.28.5 – D.10.5 – D.10.5 – D.10.5
Idle kodea D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP Nukleoa
Atal honek SLVS-EC Receiver IP-ren hardwarearen ezarpenaren xehetasunak deskribatzen ditu. Hurrengo irudian Polar Fire SLVS-EC RX IPa duen Sony SLVS-EC hargailu-soluzioa erakusten da. IP hau Polar Fire transceiver interfaze blokearekin batera erabiltzen da. Hurrengo irudian SLVS-EC Rx IP-aren barne blokeak erakusten dira.
6. irudia • SLVS-EC RX IP-aren barne blokeak
lerrokatzailea
Modulu honek PolarFire transceptor blokeetatik datuak jasotzen ditu eta sinkronizazio-kodearekin lerrokatzen da. Modulu honek sinkronizazio-kodea bilatzen du transceptor-etik jasotako byteetan eta bytearen mugan blokeatzen da.
slvsec_phy_rx
Modulu honek lerrokagailutik datuak jasotzen ditu eta sarrerako SLVS PHY paketeak deskodetzen ditu. Modulu honek sinkronizazio-sekuentziatik igarotzen du eta, ondoren, pkt_en seinalea sortzen du Hasierako kodetik hasi eta amaierako kodean amaitzen da. Datu-paketeetatik PAD kodea ere kentzen du eta datuak slvsrx_decoder den hurrengo modulura bidaltzen ditu.
slvsrx_deskodetzailea
Modulu honek slvsec_phy_rx modulutik datuak jasotzen ditu eta pixel datuak kargatik ateratzen ditu. Modulu honek erloju bakoitzeko lau pixel ateratzen ditu errei bakoitzeko eta irteerara bidaltzen ditu. Bideo-datuak baliozkotzen dituzten lerro aktiboentzako baliozko seinalea sortzen du. Marka baliozko seinalea ere sortzen du SLVS-EC paketeen paketeen goiburuko fotograma hasierako eta fotoko amaierako bitei begira.
FSM datuak deskodetzeko estatuekin
Hurrengo irudiak SLVS-EC RX IP-rako FSM erakusten du.
7. Irudia • SLVS-EC RX IPrako FSM
SLVS-EC hargailuaren IP konfigurazioa
Hurrengo irudiak SLVS-EC hargailuaren IP konfiguratzailea erakusten du.
8. Irudia • SLVS-EC Hargailuaren IP konfiguratzailea
Konfigurazio-parametroak
Hurrengo taulan SLVS-EC hargailuaren IP blokearen hardwarearen ezarpenean erabilitako konfigurazio-parametroen deskribapena zerrendatzen da. Parametro generikoak dira eta aplikazioaren eskakizunen arabera alda daitezke.
3. taula • Konfigurazio-parametroak
Izena Deskribapena
DATA_WIDTH Sarrerako pixelen datuen zabalera. RAW 8, RAW 10 eta RAW 12 onartzen ditu.
LANE_WIDTH zenbakia SLVS-EC erreien. Bi, lau eta zortzi errei onartzen ditu.
BUFF_DEPTH Buffer-aren sakonera. Bideo-lerro aktiboko pixel aktibo kopurua.
Bufferaren sakonera honako ekuazio hau erabiliz kalkula daiteke:
BUFF_DEPTH = Sabai ((Ebazpen horizontala * RAW zabalera) / (32 * Erreiaren zabalera))
Example: RAW zabalera = 8, Erreiaren zabalera = 4 eta bereizmen horizontala = 1920 pixel
BUFF_DEPTH = Sabai ((1920 * 8)/ (32* 4)) = 120
Sarrerak eta Irteerak
Hurrengo taulak SLVS-EC RX IP konfigurazio-parametroen sarrera- eta irteera-atalak zerrendatzen ditu
4. taula • Sarrera eta irteerako atakak
| Seinalearen izena | Norabidea | Zabalera | Deskribapena |
| LANE#_RX_CLK | Sarrera | 1 | Berreskuratutako erlojua Lane jakin horretarako transceptor batetik |
| LANE#_RX_PREST | Sarrera | 1 | Erreirako datuak prest dauden seinalea |
| LANE#_RX_VALID | Sarrera | 1 | Datuak Erreirako balio duen seinalea |
| LANE#_RX_DATA | Sarrera | 32 | Lane-k igorgailutik datuak berreskuratu ditu |
| LINE_VALID_O | Irteera | 1 | Lerro bateko pixel aktiboentzako datu baliozko seinalea |
| FRAME_VALID_O | Irteera | 1 | Seinale egokia marko bateko lerro aktiboak |
| DATA_OUT_O | Irteera | DATA_WIDTH*LANE_WIDTH*4 | Pixelen datuen irteera |
Denbora-diagrama
Hurrengo irudian SLVS-EC IP denbora-diagrama erakusten da.
9. Irudia • SLVS-EC IP Denboraren Diagrama
Baliabideen Erabilera
Hurrengo taulak as-en baliabideen erabilera erakusten duample SLVS-EC Receiver Core PolarFire FPGA batean inplementatuta (MPF300TS-1FCG1152I paketea), RAW 8 eta lau erreietarako eta 1920 bereizmen horizontaleko konfiguraziorako.
5. taula • Baliabideen erabilera
| Elementua | Erabilera |
| DFFak | 3001 |
| 4 sarrerako LUTak | 1826 |
| LSRAMak | 16 |
Dokumentuak / Baliabideak
 |
MICROCHIP UG0877 SLVS-EC PolarFire FPGArako hargailua [pdfErabiltzailearen gida UG0877, UG0877 SLVS-EC PolarFire FPGArako hargailua, SLVS-EC PolarFire FPGArako hargailua, PolarFire FPGArako hargailua, PolarFire FPGArako |
