SmartFusion2 MSS
DDR kontrolagailuaren konfigurazioa
Libero SoC v11.6 eta berriagoa 

Sarrera

SmartFusion2 MSS-ek DDR kontrolagailu txertatua dauka. DDR kontrolagailu honek txipz kanpoko DDR memoria bat kontrolatu nahi du. MDDR kontrolagailura MSStik eta baita FPGA ehunetik ere sar daiteke. Horrez gain, DDR kontrolagailua ere saihestu daiteke, FPGA ehunari (Soft Controller Mode (SMC)) interfaze gehigarri bat eskainiz.
MSS DDR kontrolagailua guztiz konfiguratzeko, behar duzu:

1. Hautatu datu-bidea MDDR konfiguratzailea erabiliz.
2. Ezarri DDR kontrolagailuen erregistroen balioak.
3. Hautatu DDR memoriako erloju-maiztasunak eta FPGA ehuna eta MDDR erloju-erlazioa (beharrezkoa bada) MSS CCC konfiguratzailea erabiliz.
4. Konektatu kontrolagailuaren APB konfigurazio-interfazea Peripheral Initialization irtenbideak definitutako moduan. System Builder-ek eraikitako MDDR hasierako zirkuiturako, ikusi "MSS DDR konfigurazio bidea" 13. orrialdean eta 2-7 irudia.
   Zure hasierako zirkuitu propioa ere eraiki dezakezu hasierako periferiko autonomoa erabiliz (ez System Builder-en bidez). Ikus SmartFusion2 Standalone Peripheral Initialization Erabiltzailearen Gidara.

MDDR konfiguratzailea

MDDR konfiguratzailea datu-bide orokorra eta kanpoko DDR memoria-parametroak konfiguratzeko erabiltzen da MSS DDR kontrolagailurako.

Orokorra fitxak zure Memoria eta Oihal Interfazearen ezarpenak ezartzen ditu (1-1 Irudia).
Memoria ezarpenak
Sartu DDR memoria konfiguratzeko ordua. Hau da DDR memoriak hasieratzeko behar duen denbora. Balio lehenetsia 200 us da. Jo ezazu zure DDR memoriaren datu-orrira sartzeko balio zuzena jakiteko.
Erabili Memoria ezarpenak MDDR-n zure memoria aukerak konfiguratzeko.

• Memoria mota - LPDDR, DDR2 edo DDR3
• Datuen zabalera - 32 biteko, 16 biteko edo 8 biteko
• SECDED Enabled ECC – ON edo OFF
• Arbitraje-eskema - Mota-0, Mota -1, Mota-2, Mota-3
• Lehentasun handienaren IDa - Baliozko balioak 0tik 15era bitartekoak dira
• Helbide-zabalera (bits) - Erabiltzen duzun LPDDR/DDR2/DDR3 memoriarako errenkada, banku eta zutabe-helbide-bit kopurua ikusteko zure DDR memoriaren datu-orrira. hautatu goitibeherako menua errenkaden/bankuen/zutabeen balio zuzena aukeratzeko LPDDR/DDR2/DDR3 memoriaren datu-orriaren arabera.

Oharra: Goitibeherako zerrendako zenbakiak Helbide-bit kopuruari egiten dio erreferentzia, ez errenkada/banku/zutabe kopuru absolutuari. Adibidezample, zure DDR memoriak 4 banku baditu, hautatu 2 (2 ²=4) bankuetarako. Zure DDR memoriak 8 banku baditu, hautatu 3 (2³ =8) bankuetarako.

Fabric Interfazearen ezarpenak
Lehenespenez, Cortex-M3 prozesadore gogorra DDR kontrolagailura sartzeko konfiguratuta dago. Ehuneko maisu bati DDR kontrolagailura atzitzeko baimena ere eman diezaiokezu ehuneko interfazearen ezarpena kontrol-laukia gaituta. Kasu honetan, aukera hauetako bat aukeratu dezakezu:

• Erabili AXI Interfazea - ​​Ehun Masterrak DDR Kontrolagailura sartzen du 64 biteko AXI interfaze baten bidez.
• Erabili AHBLite Interfaze Bakarra - Ehun Masterrak DDR Kontrolagailura sartzen du 32 biteko AHB interfaze bakar baten bidez.
• Erabili bi AHBLite interfaze - Bi ehun-maisu DDR kontrolagailura sartzen dira 32 biteko AHBko bi interfaze erabiliz.
  Konfigurazioa view (1-1 Irudia) eguneratzen da zure Fabric Interface aukeraketaren arabera.

I/O unitatearen indarra (DDR2 eta DDR3 soilik)
Hautatu unitatearen indargune hauetako bat zure DDR I/Oetarako:

• Erdia Drive Indarra
•  Drive Indar osoa

Libero SoC-k zure MDDR sistemarako DDR I/O estandarra ezartzen du zure DDR memoria motan eta I/O unitatearen indarraren arabera (1-1 taulan erakusten den bezala).
1-1 taula • I/O unitatearen indarra eta DDR memoria mota

DDR memoria mota	Indar erdiko diskoa	Indar osoa Drive
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO estandarra (LPDDR soilik)
Hautatu aukera hauetako bat:

• LVCMOS18 (potentzia txikiena) LVCMOS 1.8V IO estandarrentzako. LPDDR1 aplikazio tipikoetan erabiltzen da.
• LPDDRI Oharra: estandar hau aukeratu aurretik, ziurtatu zure plakak estandar hau onartzen duela. Aukera hau erabili behar duzu M2S-EVAL-KIT edo SF2-STARTER-KIT plaka bideratzerakoan. LPDDRI IO estandarrek IMP_CALIB erresistentzia bat instalatu behar dute plakan.

IO Kalibrazioa (LPDDR soilik)
Aukeratu aukera hauetako bat LVCMOS18 IO estandarra erabiltzean:

• On
• Desaktibatuta (ohikoa)

Kalibrazioak ON eta OFF aukeran kontrolatzen du IO kontrolatzaileak kanpoko erresistentzia batera kalibratzen dituen IO kalibrazio bloke baten erabilera. Desaktibatuta dagoenean, gailuak aurrez ezarritako IO kontrolatzailearen doikuntza erabiltzen du.
Aktibatuta dagoenean, PCBan 150 ohm-ko IMP_CALIB erresistentzia instalatu behar da.
Hau IOa PCBaren ezaugarrietara kalibratzeko erabiltzen da. Hala ere, ON ezarrita dagoenean, erresistentzia bat instalatu behar da edo memoria kontrolagailua ez da hasieratuko.
Informazio gehiago lortzeko, ikusi AC393-SmartFusion2 eta IGLOO2 Board Design Guidelines aplikaziora
Oharra eta SmartFusion2 SoC FPGA Abiadura Handiko DDR Interfazeen Erabiltzailearen Gida.

MDDR kontrolagailuaren konfigurazioa

MSS DDR kontrolagailua kanpoko DDR memoria batera sartzeko erabiltzen duzunean, DDR kontrolagailua exekuzioan konfiguratu behar da. Hau konfigurazio-datuak DDR kontrolagailu dedikatuen konfigurazio-erregistroetan idatziz egiten da. Konfigurazio-datu hauek kanpoko DDR memoriaren eta zure aplikazioaren ezaugarrien araberakoak dira. Atal honek konfigurazio-parametro hauek MSS DDR kontrolagailu konfiguratzailean nola sartu eta konfigurazio-datuak nola kudeatzen diren deskribatzen du hasierako periferikoen soluzio orokorraren zati gisa.

MSS DDR Kontrol Erregistroak
MSS DDR kontrolagailuak exekuzioan konfiguratu beharreko erregistro multzo bat du. Erregistro horien konfigurazio-balioek parametro desberdinak adierazten dituzte, hala nola DDR modua, PHY zabalera, leherketa modua eta ECC. DDR kontroladorearen konfigurazio-erregistroei buruzko xehetasun osoak lortzeko, ikusi SmartFusion2 SoC FPGA Abiadura Handiko DDR Interfazeen Erabiltzailearen Gida.
MDDR Erregistroen Konfigurazioa
Erabili Memoriaren hasierako (2-1 irudia, 2-2 irudia eta 2-3 irudia) eta Memoriaren denbora (2-4 irudia) fitxak zure DDR memoriari eta aplikazioari dagozkion parametroak sartzeko. Fitxa hauetan sartzen dituzun balioak automatikoki itzultzen dira erregistroko balio egokietara. Parametro zehatz batean klik egiten duzunean, dagokion erregistroa deskribatzen da Erregistroaren Deskribapena panelean (1. orrialdeko 1-4 irudiko beheko zatia).
Memoria hastapena
Memoriaren hasierako fitxak LPDDR/DDR2/DDR3 memoriak abiarazi nahi dituzun moduak konfigura ditzakezu. Memoriaren hasierako fitxan eskuragarri dauden menua eta aukerak erabiltzen dituzun DDR memoria (LPDDR/DDR2/DDR3) motaren arabera aldatzen dira. Aukerak konfiguratzen dituzunean, kontsultatu zure DDR memoriaren datu-orrira. Balio bat aldatzen edo sartzen duzunean, Erregistroaren Deskribapena panelak eguneratzen den erregistro-izena eta erregistro-balioa ematen dizu. Balio baliogabeak abisu gisa markatzen dira. 2-1 irudiak, 2-2 irudiak eta 2-3 irudiak LPDDR, DDR2 eta DDR3-ren Hasierako fitxa erakusten dute, hurrenez hurren.

• Denbora-modua - Hautatu 1T edo 2T Denbora-modua. 1T-n (modu lehenetsia), DDR kontrolagailuak komando berri bat eman dezake erloju-ziklo bakoitzean. 2T denbora-moduan, DDR kontrolagailuak helbidea eta komando-busa balio du bi erloju-zikloetarako. Horrek autobusaren eraginkortasuna bi erloju bakoitzeko komando batera murrizten du, baina konfigurazio eta eusteko denbora bikoiztu egiten ditu.
• Matriz partziala autofreskatzea (LPDDR soilik). Ezaugarri hau LPDDRrako energia aurrezteko da.
  Hautatu hauetako bat kontrolagailuarentzat memoria kopurua freskatzeko auto-freskatzean:
  – Array osoa: 0, 1,2, 3 eta XNUMX bankuak
  – Matrize erdia: 0 eta 1 bankuak
  – Hiruhileko array: 0 bankua
  – Zortzigarren matrizea: 0 bankua MSB=0 errenkada helbidea duena
  – Hamaseigarren matrizea: 0 bankua MSB eta MSB-1 errenkada helbidearekin 0 berdinarekin.
  Beste aukera guztientzat, jo zure DDR memoriaren datu-orrira aukerak konfiguratzen dituzunean.
  

Memoria Denbora
Fitxa honek Memoriaren Denboraren parametroak konfiguratzeko aukera ematen du. Jo ezazu zure LPDDR/DDR2/DDR3 memoriaren datu-orriari Memoriaren Denboraren parametroak konfiguratzean.
Balio bat aldatzen edo sartzen duzunean, Erregistroaren Deskribapena panelak eguneratzen den erregistro-izena eta erregistro-balioa ematen dizu. Balio baliogabeak abisu gisa markatzen dira.

DDR konfigurazioa inportatzen Files
DDR Memoriaren parametroak Memoriaren hasierako eta Denbora fitxak erabiliz sartzeaz gain, DDR erregistroko balioak inporta ditzakezu batetik. file. Horretarako, egin klik Inportatu konfigurazioa botoian eta joan testura file DDR erregistroen izenak eta balioak dituena. 2-5 irudiak inportazio-konfigurazio sintaxia erakusten du.

Oharra: Erregistro-balioak GUI erabiliz sartu beharrean inportatzea aukeratzen baduzu, beharrezkoak diren erregistro-balio guztiak zehaztu behar dituzu. Ikus SmartFusion2 SoC FPGA Abiadura Handiko DDR Interfazeen Erabiltzailearen Gida xehetasunetarako.

DDR konfigurazioa esportatzen Files
Uneko erregistroaren konfigurazio-datuak testu batera ere esporta ditzakezu file. Hau file inportatu dituzun erregistro-balioak (halakorik badago) eta elkarrizketa-koadro honetan sartu dituzun GUI parametroetatik kalkulatutakoak izango ditu.
DDR erregistroaren konfigurazioan egin dituzun aldaketak desegin nahi badituzu, Berreskuratu lehenetsiarekin egin dezakezu. Kontuan izan honek erregistroaren konfigurazio-datu guztiak ezabatzen dituela eta datu hauek berriro inportatu edo berriro sartu behar dituzula. Datuak hardware berrezartzeko balioetara berrezartzen dira.
Sortutako Datuak
Sakatu Ados konfigurazioa sortzeko. Orokorra, Memoria-denbora eta Memoria-Hasierako fitxan egindako sarreran oinarrituta, MDDR Konfiguratzaileak DDR konfigurazio-erregistro guztien balioak kalkulatzen ditu eta balio horiek zure firmware-proiektuan eta simulaziora esportatzen ditu. files. Esportatua file sintaxia 2-6 irudian ageri da.

Firmwarea

SmartDesign-a sortzen duzunean, honako hau file-n sortzen dira /firmware/ drivers_config/sys_config direktorioa. Hauek fileCMSIS firmwarearen nukleoak behar bezala biltzeko eta zure egungo diseinuari buruzko informazioa edukitzeko beharrezkoak dira, baita periferikoen konfigurazio-datuak eta erlojuaren konfigurazio-informazioa ere MSSrako. Ez editatu hauek files eskuz, zure erro-diseinua berriro sortzen den bakoitzean birsortzen baitira.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR konfigurazio datuak.
• Sys_config_fddr_define.h – FDDR konfigurazio datuak.
•  sys_config_mss_clocks.h – MSS erlojuen konfigurazioa

Simulazioa
Zure MSSarekin lotutako SmartDesign-a sortzen duzunean, honako simulazioa file-n sortzen dira /simulazio direktorioa:

•  test.bfm – Goi-mailako BFM file SmartFusion2 MSS-ren Cortex-M3 prozesadorea erabiltzen duen edozein simulaziotan "exekutatu" egiten da lehenik. Peripheral_init.bfm eta user.bfm exekutatzen ditu, ordena horretan.
•  peripheral_init.bfm – Cortex-M3-n main() prozeduran sartu aurretik exekutatzen den CMSIS::SystemInit() funtzioa emulatzen duen BFM prozedura dauka. Funtsean, diseinuan erabilitako edozein periferikoren konfigurazio-datuak kopiatzen ditu periferikoen konfigurazio-erregistro egokietara eta, ondoren, periferiko guztiak prest egon arte itxarongo du erabiltzaileak periferiko horiek erabil ditzakeela baieztatu aurretik.
• MDDR_init.bfm - Idatzi dituzun MSS DDR konfigurazio-erregistroko datuen idazketa simulatzen duten BFM idazteko komandoak ditu (goiko Editatu Erregistroak elkarrizketa-koadroa erabiliz) DDR Kontrolagailuaren erregistroetan.
• user.bfm - Erabiltzaileen komandoetarako pentsatua. Datu-bidea simulatu dezakezu zure BFM komandoak gehituz honetan file. Aginduak honetan file "exekutatu" egingo da peripheral_init.bfm osatu ondoren.

erabiliz files goian, konfigurazio bidea automatikoki simulatzen da. User.bfm editatu besterik ez duzu behar file datu-bidea simulatzeko. Ez editatu test.bfm, peripheral_init.bfm edo MDDR_init.bfm files hauek bezala files birsortzen dira zure erro-diseinua berriro sortzen den bakoitzean.

MSS DDR konfigurazio bidea
Hasierako periferikoen irtenbideak, MSS DDR konfigurazio-erregistroaren balioak zehazteaz gain, APB konfigurazio-datuen bidea MSSan (FIC_2) konfiguratzea eskatzen du. SystemInit() funtzioak datuak MDDR konfigurazio-erregistroetan idazten ditu FIC_2 APB interfazearen bidez.
Oharra: System Builder erabiltzen ari bazara konfigurazio bidea automatikoki ezarri eta konektatzen da.

FIC_2 interfazea konfiguratzeko:

1. Ireki FIC_2 konfiguratzailearen elkarrizketa-koadroa (2-7 irudia) MSS konfiguratzailetik.
2. Hautatu Hasieratu periferikoak Cortex-M3 erabiliz aukera.
3. Ziurtatu MSS DDR markatuta dagoela, baita Fabric DDR/SERDES blokeak erabiltzen ari bazara ere.
4.  Egin klik Ados zure ezarpenak gordetzeko. Honek FIC_2 konfigurazio atakak (Erlojua, Berrezarri eta APB bus interfazeak) erakutsiko ditu, 2-8 Irudian erakusten den moduan.
5.  Sortu MSS. FIC_2 atakak (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK eta FIC_2_APB_M_RESET_N) orain MSS interfazean azaltzen dira eta CoreConfigP eta CoreResetP-ra konekta daitezke Peripheral Initialization irtenbidearen zehaztapenaren arabera.

CoreConfigP eta CoreResetP nukleoak konfiguratzeari eta konektatzeari buruzko xehetasun osoak lortzeko, ikusi periferikoen hasierako erabiltzailearen gida.

Portuaren Deskribapena

DDR PHY Interfazea
3-1 taula • DDR PHY Interfazea

Portuaren izena	Norabidea	Deskribapena
MDDR_CAS_N	KANPO	DRAM CASN
MDDR_CKE	KANPO	DRAM CKE
MDDR_CLK	KANPO	Erlojua, P aldean
MDDR_CLK_N	KANPO	Erlojua, N aldean
MDDR_CS_N	KANPO	DRAM CSN
MDDR_ODT	KANPO	DRAM ODT
MDDR_RAS_N	KANPO	DRAM RASN
MDDR_RESET_N	KANPO	DRAM berrezarri DDR3rako. Ez ikusi seinale hau LPDDR eta DDR2 Interfazeetarako. Markatu LPDDR eta DDR2 Interfazeetarako erabiltzen ez dela.
MDDR_WE_N	KANPO	DRAM WEN
MDDR_ADDR[15:0]	KANPO	Dram Helbide bits
MDDR_BA[2:0]	KANPO	Dram Bankaren helbidea
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram Datu Maskara
MDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Sarrera/Irteera – P aldea
MDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Sarrera/Irteera - N Aldea
MDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM Datu Sarrera/Irteera
MDDR_DQS_TMATCH_0_IN	IN	FIFO seinalean
MDDR_DQS_TMATCH_0_OUT	KANPO	FIFO irteera seinalea
MDDR_DQS_TMATCH_1_IN	IN	FIFO seinalean (32 biteko soilik)
MDDR_DQS_TMATCH_1_OUT	KANPO	FIFO irteerako seinalea (32 biteko soilik)
MDDR_DM_RDQS_ECC	INOUT	Dram ECC Datu Maskara
MDDR_DQS_ECC	INOUT	Dram ECC Data Strobe Sarrera/Irteera - P aldea
MDDR_DQS_ECC_N	INOUT	Dram ECC Data Strobe Sarrera/Irteera - N Aldea
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC Datu Sarrera/Irteera
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO seinalean
MDDR_DQS_TMATCH_ECC_OUT	KANPO	ECC FIFO irteerako seinalea (32 biteko soilik)

Oharra: Portu batzuen portuen zabalerak PHY zabaleraren aukeraketaren arabera aldatzen dira. Halako atakak adierazteko "[a:0]/ [b:0]/[c:0]" idazkera erabiltzen da, non "[a:0]" portuaren zabalerari egiten dio erreferentzia 32 biteko PHY zabalera hautatzen denean. , "[b:0]" 16 biteko PHY zabalerari dagokio eta "[c:0]" 8 biteko PHY zabalerari.

Fabric Master AXI Bus Interfazea
3-2 taula • Fabric Master AXI Bus Interfazea

Portuaren izena	Norabidea	Deskribapena
DDR_AXI_S_AWREADY	KANPO	Idatzi helbidea prest
DDR_AXI_S_WREADY	KANPO	Idatzi helbidea prest
DDR_AXI_S_BID[3:0]	KANPO	Erantzunaren IDa
DDR_AXI_S_BRESP[1:0]	KANPO	Idatzi erantzuna
DDR_AXI_S_BVALID	KANPO	Idatzi erantzuna baliozkoa
DDR_AXI_S_ARREADY	KANPO	Irakurri helbidea prest
DDR_AXI_S_RID[3:0]	KANPO	Irakurri ID Tag
DDR_AXI_S_RRESP[1:0]	KANPO	Irakurri Erantzuna
DDR_AXI_S_RDATA[63:0]	KANPO	Irakurri datuak
DDR_AXI_S_RLAST	KANPO	Irakurri azkena Seinale honek irakurketa-leherketa bateko azken transferentzia adierazten du
DDR_AXI_S_RVALID	KANPO	Irakurri helbidea baliozkoa
DDR_AXI_S_AWID[3:0]	IN	Idatzi helbidea ID
DDR_AXI_S_AWADDR[31:0]	IN	Helbidea idatzi
DDR_AXI_S_AWLEN[3:0]	IN	Leherketaren luzera
DDR_AXI_S_AWSIZE[1:0]	IN	Leherketaren tamaina
DDR_AXI_S_AWBURST[1:0]	IN	Leherketa mota
DDR_AXI_S_AWLOCK[1:0]	IN	Blokeo mota Seinale honek transferentziaren ezaugarri atomikoei buruzko informazio gehigarria eskaintzen du
DDR_AXI_S_AWVALID	IN	Idatzi helbidea baliozkoa
DDR_AXI_S_WID[3:0]	IN	Idatzi datu IDa tag
DDR_AXI_S_WDATA[63:0]	IN	Datuak idatzi
DDR_AXI_S_WSTRB[7:0]	IN	Idatzi estroboak
DDR_AXI_S_WLAST	IN	Idatzi azkena
DDR_AXI_S_WVALID	IN	Idatzi baliozkoa
DDR_AXI_S_BREADY	IN	Idatzi prest
DDR_AXI_S_ARID[3:0]	IN	Irakurri Helbidea ID
DDR_AXI_S_ARADDR[31:0]	IN	Irakurri helbidea
DDR_AXI_S_ARLEN[3:0]	IN	Leherketaren luzera
DDR_AXI_S_ARSIZE[1:0]	IN	Leherketaren tamaina
DDR_AXI_S_ARBURST[1:0]	IN	Leherketa mota
DDR_AXI_S_ARLOCK[1:0]	IN	Blokeo mota
DDR_AXI_S_ARVALID	IN	Irakurri helbidea baliozkoa
DDR_AXI_S_RREADY	IN	Irakurri helbidea prest

3-2 taula • Fabric Master AXI Bus Interfazea (jarraipena)

Portuaren izena	Norabidea	Deskribapena
DDR_AXI_S_CORE_RESET_N	IN	MDDR berrezarri globala
DDR_AXI_S_RMW	IN	64 biteko errei baten byte guztiak AXI transferentzia baten taupada guztietarako balio duten ala ez adierazten du. 0: taupada guztietako byte guztiak baliozkoak direla adierazten du leherketan eta kontrolatzaileak lehenetsi behar dituela komandoak idazteko 1: byte batzuk baliogabeak direla eta kontrolatzaileak RMW komandoak lehenetsi behar dituela adierazten du Hau AXI idazteko helbidearen alboko bandako seinale gisa sailkatuta dago eta AWVALID seinalearekin balio du. ECC gaituta dagoenean bakarrik erabiltzen da.

Fabric Master AHB0 Bus Interfazea
3-3 taula • Fabric Master AHB0 Bus Interfazea

Portuaren izena	Norabidea	Deskribapena
DDR_AHB0_SHREADYOUT	KANPO	AHBL esklabo prest - Idazketarako altua denean MDDR datuak onartzeko prest dagoela adierazten du eta irakurtzeko altua denean datuak baliozkoak direla adierazten du.
DDR_AHB0_SHRESP	KANPO	AHBLren erantzunaren egoera - Transakzio baten amaieran altua egiten denean transakzioa akatsekin amaitu dela adierazten du. Transakzio baten amaieran baxua jartzen denean transakzioa behar bezala burutu dela adierazten du.
DDR_AHB0_SHRDATA[31:0]	KANPO	AHBL irakurri datuak - Irakurri datuak MDDR esklabotik ehun-maisuari
DDR_AHB0_SHSEL	IN	AHBL esklabo-hautapena: baieztatzen denean, MDDR unean hautatutako AHBL esklaboa da ehuneko AHB busean
DDR_AHB0_SHADDR[31:0]	IN	AHBL helbidea - AHBL interfazeko byte-helbidea
DDR_AHB0_SHBURST[2:0]	IN	AHBL Leherketaren luzera
DDR_AHB0_SHSIZE[1:0]	IN	AHBL transferentzia-tamaina - Uneko transferentziaren tamaina adierazten du (8/16/32 byteko transakzioak soilik)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL transferentzia mota - Uneko transakzioaren transferentzia mota adierazten du
DDR_AHB0_SHMASTLOCK	IN	AHBL blokeoa: uneko transferentzia blokeatutako transakzio baten parte da baieztatzen denean
DDR_AHB0_SHWRITE	IN	AHBL idazketa: altua denean uneko transakzioa idazketa bat dela adierazten du. Baxuak uneko transakzioa irakurketa bat dela adierazten du
DDR_AHB0_S_HREADY	IN	AHBL prest: altua denean, MDDR transakzio berri bat onartzeko prest dagoela adierazten du
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL idazteko datuak - Idatzi datuak ehun-masterretik MDDRra

Fabric Master AHB1 Bus Interfazea
3-4 taula • Fabric Master AHB1 Bus Interfazea

Portuaren izena	Norabidea	Deskribapena
DDR_AHB1_SHREADYOUT	KANPO	AHBL esklabo prest - Idazketarako altua denean MDDR datuak onartzeko prest dagoela adierazten du eta irakurtzeko altua denean datuak baliozkoak direla adierazten du.
DDR_AHB1_SHRESP	KANPO	AHBLren erantzunaren egoera - Transakzio baten amaieran altua egiten denean transakzioa akatsekin amaitu dela adierazten du. Transakzio baten amaieran baxua jartzen denean transakzioa behar bezala burutu dela adierazten du.
DDR_AHB1_SHRDATA[31:0]	KANPO	AHBL irakurri datuak - Irakurri datuak MDDR esklabotik ehun-maisuari
DDR_AHB1_SHSEL	IN	AHBL esklabo-hautapena: baieztatzen denean, MDDR unean hautatutako AHBL esklaboa da ehuneko AHB busean
DDR_AHB1_SHADDR[31:0]	IN	AHBL helbidea - AHBL interfazeko byte-helbidea
DDR_AHB1_SHBURST[2:0]	IN	AHBL Leherketaren luzera
DDR_AHB1_SHSIZE[1:0]	IN	AHBL transferentzia-tamaina - Uneko transferentziaren tamaina adierazten du (8/16/32 byteko transakzioak soilik)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL transferentzia mota - Uneko transakzioaren transferentzia mota adierazten du
DDR_AHB1_SHMASTLOCK	IN	AHBL blokeoa: uneko transferentzia blokeatutako transakzio baten parte da baieztatzen denean
DDR_AHB1_SHWRITE	IN	AHBL idazketa: altua denean uneko transakzioa idazketa bat dela adierazten du. Baxuak uneko transakzioa irakurketa bat dela adierazten du.
DDR_AHB1_SHREADY	IN	AHBL prest: altua denean, MDDR transakzio berri bat onartzeko prest dagoela adierazten du
DDR_AHB1_SHWDATA[31:0]	IN	AHBL idazteko datuak - Idatzi datuak ehun-masterretik MDDRra

Soft Memory Controller modua AXI Bus Interfazea
3-5. Taula • Soft Memory Controller Mode AXI Bus Interfazea

Portuaren izena	Norabidea	Deskribapena
SMC_AXI_M_WLAST	KANPO	Idatzi azkena
SMC_AXI_M_WVALID	KANPO	Idatzi baliozkoa
SMC_AXI_M_AWLEN[3:0]	KANPO	Leherketaren luzera
SMC_AXI_M_AWBURST[1:0]	KANPO	Leherketa mota
SMC_AXI_M_BREADY	KANPO	Erantzuna prest
SMC_AXI_M_AWVALID	KANPO	Idatzi helbidea Baliozkoa
SMC_AXI_M_AWID[3:0]	KANPO	Idatzi helbidea ID
SMC_AXI_M_WDATA[63:0]	KANPO	Datuak idatzi
SMC_AXI_M_ARVALID	KANPO	Irakurri helbidea baliozkoa
SMC_AXI_M_WID[3:0]	KANPO	Idatzi datu IDa tag
SMC_AXI_M_WSTRB[7:0]	KANPO	Idatzi estroboak
SMC_AXI_M_ARID[3:0]	KANPO	Irakurri Helbidea ID
SMC_AXI_M_ARADDR[31:0]	KANPO	Irakurri helbidea
SMC_AXI_M_ARLEN[3:0]	KANPO	Leherketaren luzera
SMC_AXI_M_ARSIZE[1:0]	KANPO	Leherketaren tamaina
SMC_AXI_M_ARBURST[1:0]	KANPO	Leherketa mota
SMC_AXI_M_AWADDR[31:0]	KANPO	Helbidea idatzi
SMC_AXI_M_RREADY	KANPO	Irakurri helbidea prest
SMC_AXI_M_AWSIZE[1:0]	KANPO	Leherketaren tamaina
SMC_AXI_M_AWLOCK[1:0]	KANPO	Blokeo mota Seinale honek transferentziaren ezaugarri atomikoei buruzko informazio gehigarria eskaintzen du
SMC_AXI_M_ARLOCK[1:0]	KANPO	Blokeo mota
SMC_AXI_M_BID[3:0]	IN	Erantzunaren IDa
SMC_AXI_M_RID[3:0]	IN	Irakurri ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Irakurri Erantzuna
SMC_AXI_M_BRESP[1:0]	IN	Idatzi erantzuna
SMC_AXI_M_AWREADY	IN	Idatzi helbidea prest
SMC_AXI_M_RDATA[63:0]	IN	Irakurri Datuak
SMC_AXI_M_WREADY	IN	Idatzi prest
SMC_AXI_M_BVALID	IN	Idatzi erantzuna baliozkoa
SMC_AXI_M_ARREADY	IN	Irakurri helbidea prest
SMC_AXI_M_RLAST	IN	Irakurri azkena Seinale honek irakurketa-leherketa bateko azken transferentzia adierazten du
SMC_AXI_M_RVALID	IN	Irakurri Baliozkoa

Soft Memory Controller Mode AHB0 Bus Interfazea
3-6. Taula • Soft Memory Controller Mode AHB0 Bus Interfazea

Portuaren izena	Norabidea	Deskribapena
SMC_AHB_M_HBURST[1:0]	KANPO	AHBL Leherketaren luzera
SMC_AHB_M_HTRANS[1:0]	KANPO	AHBL transferentzia mota - Uneko transakzioaren transferentzia mota adierazten du.
SMC_AHB_M_HMASTLOCK	KANPO	AHBL blokeoa: uneko transferentzia blokeatutako transakzio baten parte da baieztatzen denean
SMC_AHB_M_HWRITE	KANPO	AHBL idaztea — Altuak uneko transakzioa idazketa bat dela adierazten duenean. Baxuak uneko transakzioa irakurketa bat dela adierazten du
SMC_AHB_M_HSIZE[1:0]	KANPO	AHBL transferentzia-tamaina - Uneko transferentziaren tamaina adierazten du (8/16/32 byteko transakzioak soilik)
SMC_AHB_M_HWDATA[31:0]	KANPO	AHBL idazteko datuak - Idatzi datuak MSS maisutik ehun Soft Memory Controller-era
SMC_AHB_M_HADDR[31:0]	KANPO	AHBL helbidea - AHBL interfazeko byte-helbidea
SMC_AHB_M_HRESP	IN	AHBLren erantzunaren egoera - Transakzio baten amaieran altua egiten denean transakzioa akatsekin amaitu dela adierazten du. Transakzio baten amaieran baxua jartzen denean transakzioa behar bezala burutu dela adierazten du
SMC_AHB_M_HRDATA[31:0]	IN	AHBL irakurri datuak - Irakurri ehuneko Soft Memory Controller-etik MSS maisurako datuak
SMC_AHB_M_HREADY	IN	AHBL prest - Altuak adierazten du AHBL autobusa transakzio berri bat onartzeko prest dagoela

Produktuaren laguntza

Microsemi SoC Products Group-ek bere produktuak babesten ditu hainbat laguntza-zerbitzurekin, besteak beste, Bezeroarentzako Zerbitzua, Bezeroentzako Laguntza Zentro Teknikoa, webgunea, posta elektronikoa eta mundu osoko salmenta bulegoak. Eranskin honek Microsemi SoC Products Group-ekin harremanetan jartzeari eta laguntza-zerbitzu hauek erabiltzeari buruzko informazioa jasotzen du.
Bezeroarentzako Zerbitzua
Jarri harremanetan Bezeroarentzako Zerbitzuarekin produktuen laguntza teknikoa ez den, hala nola produktuen prezioak, produktuen bertsio berritzeak, eguneratze-informazioa, eskaeraren egoera eta baimena lortzeko.
Ipar Amerikatik, deitu 800.262.1060 telefonora
Mundutik, deitu 650.318.4460 telefonora
Faxa, munduko edozein lekutatik, 650.318.8044
Bezeroaren Laguntza Teknikorako Zentroa
Microsemi SoC Products Group-ek bere Bezeroentzako Laguntza Teknikorako Zentroa eskaintzen du Microsemi SoC produktuei buruzko zure hardware, software eta diseinuko galderei erantzuten lagunduko dizuten ingeniari trebeekin. Bezeroaren Laguntza Teknikorako Zentroak denbora asko ematen du aplikazioen oharrak, diseinu-ziklo arrunteko galderei erantzunak, arazo ezagunei buruzko dokumentazioa eta hainbat galdera-galderak sortzen. Beraz, gurekin harremanetan jarri aurretik, bisitatu gure sareko baliabideak. Litekeena da dagoeneko zure galderei erantzuna ematea.
Laguntza Teknikoa
Microsemi SoC produktuen laguntzarako, bisitatu http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webgunea
Hainbat informazio tekniko eta ez-teknikoa araka dezakezu Microsemi SoC Products Group-en hasierako orrian, hemen www.microsemi.com/soc.
Bezeroaren Laguntza Teknikorako Zentroarekin harremanetan jartzea
Gaitasun handiko ingeniariek Laguntza Teknikorako Zentroa osatzen dute. Laguntza Teknikoko Zentroarekin harremanetan jar zaitezke posta elektronikoz edo Microsemi SoC Products Group-en bidez webgunea.
Posta elektronikoa
Zure galdera teknikoak gure helbide elektronikora helarazi eta erantzunak jaso ditzakezu posta elektronikoz, faxez edo telefonoz. Gainera, diseinu arazoak badituzu, zure diseinua posta elektronikoz egin dezakezu files laguntza jasotzeko. Egun osoan zehar posta elektronikoko kontua etengabe kontrolatzen dugu. Zure eskaera bidaltzean, mesedez, ziurtatu zure izen-abizenak, enpresaren izena eta zure harremanetarako informazioa sartzen dituzula eskaera eraginkortasunez prozesatzeko.
Laguntza teknikoaren helbide elektronikoa da soc_tech@microsemi.com.
Nire kasuak
Microsemi SoC Products Group bezeroek kasu teknikoak linean bidal ditzakete eta jarraipena egin dezakete Nire kasuak atalera joanda.
AEBetatik kanpo
AEBetako ordu-eremuetatik kanpo laguntza behar duten bezeroek laguntza teknikoarekin harremanetan jar daitezke posta elektroniko bidez (soc_tech@microsemi.com) edo jarri harremanetan tokiko salmenta bulego batekin.
Bisita ezazu Guri buruz salmenta-bulegoen zerrendak eta kontaktu korporatiboetarako.
Salmenta bulegoen zerrendak helbidean aurki daitezke www.microsemi.com/soc/company/contact/default.aspx.
ITAR Laguntza Teknikoa
Armen Trafikoaren Nazioarteko Araudiak (ITAR) arautzen dituen RH eta RT FPGAen laguntza teknikoa lortzeko, jar zaitez gurekin harremanetan soc_tech_itar@microsemi.com. Bestela, Nire kasuak atalean, hautatu Bai ITAR goitibeherako zerrendan. ITARek araututako Microsemi FPGAen zerrenda osoa lortzeko, bisitatu ITAR web orrialdea.

Microsemi buruz
Microsemi Corporation (Nasdaq: MSCC) komunikazio, defentsa eta segurtasun, aeroespaziala eta industria merkatuetarako erdieroaleen eta sistema soluzioen zorro osoa eskaintzen du. Produktuen artean, errendimendu handiko eta erradiazioz gogortutako seinale misto analogikoko zirkuitu integratuak, FPGAak, SoCak eta ASICak daude; energia kudeatzeko produktuak; kronometratzeko eta sinkronizatzeko gailuak eta denbora-soluzio zehatzak, denboraren munduko estandarra ezarriz; ahotsa prozesatzeko gailuak; RF irtenbideak; osagai diskretuak; Enpresa biltegiratze eta komunikazio irtenbideak, segurtasun teknologiak eta anti-t eskalagarriakamper produktuak; Ethernet irtenbideak; Power-over-Ethernet IC eta erdiko tarteak; baita pertsonalizatutako diseinu gaitasunak eta zerbitzuak ere. Microsemi-k Aliso Viejo-n (Kalifornia) du egoitza eta 4,800 langile inguru ditu mundu osoan. Informazio gehiago hemen www.microsemi.com.
Microsemi-k ez du bermerik, irudikapenik edo bermerik ematen hemen jasotako informazioari edo bere produktu eta zerbitzuek helburu jakin baterako egokitasunari buruz, ez eta Microsemik-ek ez du bere gain hartzen produktu edo zirkuituren aplikaziotik edo erabileratik eratorritako inolako erantzukizunik. Jarraian saltzen diren produktuak eta Microsemi-k saltzen dituen beste edozein produktu proba mugatuak izan dira eta ez dira misio-kritikoko ekipo edo aplikazioekin batera erabili behar. Errendimendu-zehaztapenak fidagarriak direla uste da, baina ez dira egiaztatzen, eta Erosleak produktuen errendimendu eta bestelako proba guztiak egin eta egin behar ditu, bakarrik eta azken produktuekin batera edo instalatuta. Erosleak ez du Microsemi-k emandako datu eta errendimendu-zehaztapen edo parametroetan fidatuko. Eroslearen erantzukizuna da edozein produkturen egokitasuna modu independentean zehaztea eta horiek probatzea eta egiaztatzea. Hemen azpian Microsemi-k emandako informazioa "dagoen moduan, non dagoen" eta akats guztiekin ematen da, eta informazio horrekin lotutako arrisku osoa Eroslearena da erabat. Microsemi-k ez dio inolako patente-eskubiderik, lizentziarik edo beste edozein IP-eskubiderik ematen, esplizituki edo inplizituki, inongo alderdiri, informazio horri berari edo informazio horrek deskribatzen duen edozerri dagokionez. Dokumentu honetan ematen den informazioa Microsemi-ren jabetzakoa da, eta Microsemik-ek eskubidea du dokumentu honetako informazioan edo edozein produktu eta zerbitzutan edozein unetan abisatu gabe aldatzeko.

Microsemi Egoitza Korporatiboa
One Enterprise, Aliso Viejo,
CA 92656 AEB
AEBetan: +1 800-713-4113
AEBetatik kanpo: +1 949-380-6100
Salmentak: +1 949-380-6136
Faxa: +1 949-215-4996
Posta elektronikoa: sales.support@microsemi.com

©2016 Microsemi Corporation. Eskubide guztiak erreserbatuak. Microsemi eta Microsemi logotipoa Microsemi Corporation-en marka komertzialak dira. Gainerako marka komertzialak eta zerbitzu-markak dagozkien jabeen jabetzakoak dira.

5-02-00377-5/11.16

Dokumentuak / Baliabideak

Microsemi SmartFusion2 MSS DDR kontrolagailuaren konfigurazioa [pdfErabiltzailearen gida SmartFusion2 MSS DDR kontrolagailuaren konfigurazioa, SmartFusion2 MSS, DDR kontrolagailuaren konfigurazioa, kontrolagailuaren konfigurazioa

Erreferentziak

• Erabiltzailearen eskuliburua