Intel AN 837 HDMI FPGA IPrako Diseinu Jarraibideak
HDMI Intel® FPGA IP diseinatzeko jarraibideak
Diseinu-gidalerroek Definizio Altuko Multimedia Interfazea (HDMI) Intel FPGA IPak ezartzen laguntzen dizu FPGA gailuak erabiliz. Jarraibide hauek HDMI Intel® FPGA IP bideo interfazeetarako plaken diseinuak errazten dituzte.
- HDMI Intel FPGA IP Erabiltzailearen Gida
- AN 745: Intel FPGA DisplayPort Interfazearen diseinu-gidalerroak
HDMI Intel FPGA IP Diseinu Jarraibideak
HDMI Intel FPGA interfazeak Transition Minimized Differential Signaling (TMDS) datu eta erloju kanalak ditu. Interfazeak Video Electronics Standards Association (VESA) Display Data Channel (DDC) ere badu. TMDS kanalek bideoa, audioa eta datu osagarriak eramaten dituzte. DDC I2C protokoloan oinarritzen da. HDMI Intel FPGA IP nukleoak DDC erabiltzen du Extended Display Identification Data (EDID) irakurtzeko eta konfigurazio eta egoera informazioa HDMI iturri eta konketa baten artean trukatzeko.
HDMI Intel FPGA IP plaka diseinatzeko aholkuak
Zure HDMI Intel FPGA IP sistema diseinatzen ari zarenean, kontuan hartu plaka diseinatzeko aholku hauek.
- Ez erabili bi bide baino gehiago arrasto bakoitzeko eta saihestu zirriborroen bidez
- Lotu bikoteen inpedantzia diferentziala konektorearen eta kable-multzoaren inpedantziarekin (100 ohm ±% 10).
- Minimizatu bikoteen arteko eta bikote barruko okerra, TMDS seinalearen okertze eskakizuna betetzeko
- Saihestu pare diferentziala azpiko planoko hutsune baten gainean bideratzea
- Erabili abiadura handiko PCB diseinu praktika estandarrak
- Erabili maila-aldaketak TX eta RX-n adostasun elektrikoa betetzeko
- Erabili kable sendoak, hala nola Cat2 kablea HDMI 2.0rako
Diagrama eskematikoak
Emandako esteketako Bitec eskema-diagramak Intel FPGA garapen-plaken topologia erakusten dute. HDMI 2.0 lotura topologia erabiltzeak 3.3 V-ko adostasun elektrikoa bete behar duzu. Intel FPGA gailuetan 3.3 V-ko adostasuna betetzeko, maila-aldaketa bat erabili behar duzu. Erabili DC-akoplatutako birdriver edo retimer bat transmisorearen eta hargailuaren maila-aldaketa gisa.
Kanpoko hornitzaileen gailuak TMDS181 eta TDP158RSBT dira, biak DCkoplatutako esteketan exekutatzen direnak. CEC lerroetan tentsio egokia behar duzu funtzionaltasuna bermatzeko beste kontsumitzaileen urrutiko kontroleko gailuekin elkarreraginean jarduten duzunean. Bitec eskema-diagramak CTS ziurtagiria dute. Ziurtagiria, ordea, produktu-maila espezifikoa da. Plataformaren diseinatzaileei azken produktua funtzionaltasun egokia dela ziurtatzea gomendatzen zaie.
Lotutako informazioa
- Diagrama eskematikoa HSMC HDMI Daughter Card berrikuspena 8
- FMC HDMI Daughter Card berrikuspenaren 11. diagrama eskematikoa
- FMC HDMI Daughter Card berrikuspenaren 6. diagrama eskematikoa
Hot-Plug hautematea (HPD)
HPD seinalea sarrerako +5V potentzia seinalearen araberakoa da, adibidezample, HPD pina iturburuko +5V potentzia seinalea detektatzen denean bakarrik aldarrikatu daiteke. FPGA batekin interfazea egiteko, 5V HPD seinalea FPGA I/O boletara itzuli behar duzu.tage maila (VCCIO), liburuki bat erabiliztagTI TXB0102 bezalako maila itzultzailea, pull-up erresistentziak integratuta ez dituena. HDMI iturri batek HPD seinalea jaitsi behar du, HPD seinale flotagarria eta bolumen handikoa modu fidagarrian bereizteko.tage maila HPD seinalea. HDMI konketa +5V Power seinalea FPGA I/O voltage maila (VCCIO). Seinalea ahulki jaitsi behar da erresistentzia batekin (10K) +5V-ko potentzia seinale flotagarria bereizteko HDMI iturri batek gidatzen ez duenean. HDMI iturria +5V Power seinaleak 0.5A baino gehiagoko korrontearen aurkako babesa du.
HDMI Intel FPGA IP pantailako datu kanala (DDC)
HDMI Intel FPGA IP DDC I2C seinaleetan oinarritzen da (SCL eta SDA) eta pull-up erresistentziak behar ditu. Intel FPGA batekin interfazea egiteko, 5V SCL eta SDA seinale maila FPGA I/O voletara itzuli behar duzu.tage maila (VCCIO) liburuki bat erabiliztagMailako itzultzailea, esaterako, TI TXS0102 Bitec HDMI 2.0 alaba txartelan erabiltzen den moduan. TI TXS0102 liburukiatagMaila itzultzaileak barne-erresistentziak integratzen ditu, barne-erresistentziarik behar ez izateko.
AN 837rako dokumentuaren berrikuspen-historia: HDMI Intel FPGA IPrako diseinu-gidalerroak
| Dokumentuaren bertsioa | Aldaketak |
| 2019.01.28 |
|
| Data | Bertsioa | Aldaketak |
| 2018eko urtarrila | 2018.01.22 | Hasierako kaleratzea.
Oharra: Dokumentu honek AN 745etik kendu ziren HDMI Intel FPGA diseinu-gidalerroak: DisplayPort eta HDMI Interfaces diseinatzeko gidalerroak eta AN 745 izena jarri zioten: Intel FPGA DisplayPort Interfacerako diseinu-gidalerroak. |
Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa eta beste Intel marka Intel Corporation edo bere filialen marka komertzialak dira. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik.
Beste izen eta marka batzuk beste batzuen jabetza direla erreklamatu daitezke.
ID: 683677
Bertsioa: 2019-01-28
Dokumentuak / Baliabideak
 |
Intel AN 837 HDMI FPGA IPrako Diseinu Jarraibideak [pdfErabiltzailearen gida AN 837 HDMI FPGA IPrako diseinu-gidalerroak, AN 837, HDMI FPGA IPrako diseinu-gidalerroak, HDMI FPGA IPrako jarraibideak, HDMI FPGA IPrako |
