CAN-CN FPGA: PolarFire PCIe L2P2 estekaren egoera euskarria
Microchip Corporation
Gaia: CAN-CN FPGA: PolarFire PCI Express L2P2 lotura-egoera euskarria
Deskribapena:
Libero SoC 2022.1 bertsioan L2P2 energia kudeatzeko esteka gaitzeko aukera kendu da Sortu SERDES Hasierako GUI-tik. PolarFire transceptor PCIe Link Training and Status State Machine (LTSSM) hardware bloke guztiek ez dute L2P2 energia kudeatzeko estekaren egoera onartzen.
Aldaketaren arrazoia:
PolarFire transceptor blokeek PCIe Gen1 eta Gen2 txertatutako erro-ataka eta amaierako kontrolagailuak barne hartzen dituzte. PCIe Azpisistema (PCIESS) LTSSM-k Link Training egoerak eta Re-Training (Berreskuratzea) egoera onartzen ditu. Hala ere, PCIESS-ek ez du onartzen software bidezko energia-kudeaketako egoerarik, hala nola L2P2, jatorrizko dokumentazioan gaizki adierazi bezala.
- Ez dira onartzen PolarFire PCIESS Root-Port-ek beherako amaiera-puntuetara igorritako software-gidatutako L2P2 sarrera komandoak. Erro-port gisa, esteka guztiz eten eta soilik berreskuratuko da alboko bandako PRESTn (oinarrizko berrezarri) edo pizteko ziklo batekin esteka berriro abiaraztean.
- PolarFire PCIESS Endpoint-ak ez luke ostalariak agindu behar L2P2 lotura-egoera sartzeko. Amaierako puntu gisa, esteka apurtzailea izan daiteke eta soilik berreskura daiteke esteka alboko PRESTn (oinarrizko berrezarri) edo pizteko ziklo batekin berriro abiaraztean.
Aplikazioaren eragina:
PolarFire gailuek ez dute L2P2 energia kudeatzeko esteka-egoera onartzen.
- Estekak eteteak ekiditeko, PCIe energia kudeatzeko softwareak ez dio PolarFire PCIESS Root-ataka edo End-puntu bati botere baxuagoko lotura-egoera (L2) sartzeko agindua eman behar.
- Ez du energia-aurrezpen gehiago lortzen PolarFire gailuarentzat.
- Libero SoC 2022.1 bertsioa eguneratu zen D3hot eta D3cold desgaituta dauden PCI Legacy Power Management egoeran gure Endpoint Config Space iragartzeko.
- Energia aurrezte gehiago lortzeko, dagoeneko energia optimizatuta dagoen PolarFire gailuaren arkitekturaz gain, FPGA diseinatzaileak energia kudeatzeko teknikak erabili beharko lituzke zuzenean FPGA ehunaren diseinuan.
Beharrezko ekintza:
- Erabiltzaileek Microchip-ek emandako dokumentazio eguneratua aipatu beharko dute PCIESS link Training State laguntzari buruz.
- https://www.microsemi.com/document-portal/doc_download/1245812-polarfire-fpga-and-polarfire-soc-fpga-pci-expressuser-guide
- Ikusi PolarFire FPGA Low Power Application Notera erabiltzaileek erabil ditzaketen gailuen funtzioak beren diseinuan energia-aurrezpena gehitzeko.
Microchip Technology Incorporated 2355 West Chandler Blvd.
Chandler, AZ 85224-6199 Bulego Nagusia 480-792-7200 Faxa 480-899-9210
Harremanetarako informazioa:
Gai honi buruzko edozein zalantza izanez gero, jarri harremanetan FPGA-BU Laguntza Teknikoarekin web beheko ataria http://www.microchip.com/support
Agur,
Microsemi Corporation, Microchip Technology Inc-ren guztizko filiala.
Bezeroaren Oharra (CN) edo Bezeroaren Aholkularitza Oharra (CAN) Microchip-en isilpeko eta jabedun informazioa dira eta Microchip-ek bere bezeroei banatzeko baino ez du pentsatua, bezeroek erabiltzeko soilik. Ez da kopiatu edo hirugarren bati eman behar Microchip-en aldez aurretik idatzizko baimenik gabe.
Dokumentuak / Baliabideak
 |
MICROCHIP CAN-CN FPGA PolarFire FPGA modulua [pdfErabiltzailearen eskuliburua CAN-CN FPGA PolarFire FPGA modulua, CAN-CN FPGA, PolarFire FPGA modulua, modulua |
