Microsemi SmartFusion2 FPGA Fabric DDR kontroladorearen konfigurazio erabiltzailearen gida

Sarrera

SmartFusion2 FPGAk bi DDR kontrolagailu txertatu ditu: bata MSS bidez (MDDR) eskura daiteke eta bestea FPGA Fabric-etik (FDDR) zuzenean sartzeko pentsatua. MDDR eta FDDR biek txipz kanpoko DDR memoriak kontrolatzen dituzte.
Fabric DDR kontrolagailua guztiz konfiguratzeko, behar duzu:

1. Erabili Fabric External Memory DDR Controller Configurator DDR kontrolagailua konfiguratzeko, hautatu bere datapath bus interfazea (AXI edo AHBLite) eta hautatu DDR erlojuaren maiztasuna eta baita ehuneko datapath erlojuaren maiztasuna ere.
2. Ezarri DDR kontrolagailuen erregistroen balioak zure kanpoko DDR memoriaren ezaugarriekin bat etor daitezen.
3. Instantziatu Fabric DDR erabiltzaile-aplikazio baten zati gisa eta egin datu-bideen konexioak.
4. Konektatu DDR kontrolagailuaren APB konfigurazio-interfazea Peripheral Initialization irtenbideak definitutako moduan.

Fabric Kanpoko memoria DDR kontrolagailu konfiguratzailea

Fabric External Memory DDR (FDDR) Konfiguratzailea Fabric DDR Controller-erako datu-bide orokorra eta kanpoko DDR memoria-parametroak konfiguratzeko erabiltzen da.

1-1 Irudia • FDDR konfiguratzailea baino gehiagoview

Memoria ezarpenak 

Erabili Memoria ezarpenak MDDR-n zure memoria aukerak konfiguratzeko.

• Memoria Mota – LPDDR, DDR2 edo DDR3
• Datuen zabalera – 32 biteko, 16 biteko edo 8 biteko
• Erlojuaren maiztasuna – 20 MHz eta 333 MHz bitarteko edozein balio (Dezimala/Frakzioduna).
• SECDED ECC gaituta – ON edo OFF
• Helbideen mapaketa – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

Fabric Interfazearen ezarpenak 

FPGA Ehun Interfazea – Hau da FDDR eta FPGA diseinuaren arteko datu interfazea. FDDR memoria kontroladore bat denez, AXI edo AHB bus batean esklabo izan nahi du. Autobusaren maisuak autobus-transakzioak abiarazten ditu, FDDRak memoria-transakzio gisa interpretatzen dituena eta txipz kanpoko DDR Memoriari komunikatuta. FDDR ehunaren interfazearen aukerak hauek dira:

• AXI-64 Interfazea erabiltzea - ​​Maisu batek 64 biteko\ AXI interfaze baten bidez sartzen du FDDRra.
• AHB-32 interfaze bakarra erabiltzea - ​​Maisu batek FDDRra sartzen du 32 biteko AHB interfaze bakar baten bidez.
• Bi AHB-32 interfaze erabiliz - Bi maisu FDDRra sartzen dira 32 biteko AHB interfaze bi erabiliz.

FPGA CLOCK Zatitzailea – DDR Controller erlojuaren (CLK_FDDR) eta ehunaren interfazea kontrolatzen duen erlojuaren (CLK_FIC64) arteko maiztasun-erlazioa zehazten du. CLK_FIC64 maiztasuna FDDR AHB/AXI bus interfazera konektatuta dagoen AHB/AXI azpisistemaren berdina izan behar du. Adibidezample, DDR RAM bat 200 MHz-n exekutatzen baduzu eta zure Fabric/AXI Azpisistema 100 MHz-n exekutatzen bada, 2ren zatitzailea hautatu behar duzu (1-2 Irudia).

1-2 Irudia • Ehuneko Interfazearen Ezarpenak - AXI Interfazea eta FDDR Erlojuaren Zatitzailearen Akordioa

Erabili ehuna PLL BLOKATU – CLK_BASE Fabric CCC batetik ateratzen bada, fabric CCC LOCK irteera FDDR FAB_PLL_LOCK sarrerara konekta dezakezu. CLK_BASE ez da egonkorra Fabric CCC blokeatu arte. Horregatik, Microsemi-k gomendatzen du FDDR berrezarri (hau da, CORE_RESET_N sarrera baieztatzea) CLK_BASE egonkorra izan arte. Fabric CCC-ren LOCK irteerak Fabric CCC irteerako erlojuak egonkorrak direla adierazten du. Erabili FAB_PLL_LOCK aukera markatuz, FDDRren FAB_PLL_LOCK sarrerako ataka erakus dezakezu. Ondoren, Fabric CCCren LOCK irteera FDDRren FAB_PLL_LOCK sarrerara konekta dezakezu.

IO Drive indarra 

Hautatu unitatearen indargune hauetako bat zure DDR I/Orako:

• Erdia Drive Indarra
• Drive Indar osoa

Zure DDR Memoria motaren eta hautatzen duzun I/O Indarraren arabera, Libero SoC-k DDR I/O Estandarra ezartzen du zure FDDR sistemarako:

DDR memoria mota	Erdia Drive Indarra	Drive Indar osoa
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Gaitu Etenaldiak 

FDDR-a etenaldiak sortzeko gai da aurrez zehaztutako baldintza batzuk betetzen direnean. Egiaztatu Gaitu etenaldiak FDDR konfiguratzailean eten hauek zure aplikazioan erabili nahi badituzu.
Honek eten-seinaleak agerian uzten ditu FDDR instantzian. Eten-seinale hauek zure diseinuak eskatzen duen moduan konekta ditzakezu. Eten-seinale hauek eta haien aurrebaldintzak eskuragarri daude:

• FIC_INT – Master eta FDDRren arteko transakzioan errore bat dagoenean sortzen da
• IO_CAL_INT – DDR I/O-ak berriro kalibratzeko aukera ematen dizu DDR kontroladoreen erregistroetan APB konfigurazio interfazearen bidez idatziz. Kalibrazioa amaitzen denean, eten hori piztuko da. I/O birkalibrazioari buruzko xehetasunak lortzeko, ikusi Microsemi SmartFusion2 Erabiltzaileen Gidara.
• PLL_LOCK_INT – FDDR FPLL blokeatu egin dela adierazten du
• PLL_LOCKLOST_INT – FDDR FPLL blokeoa galdu duela adierazten du
• FDDR_ECC_INT – Bit bateko edo biko errore bat detektatu dela adierazten du

Ehuneko Erlojuaren Maiztasuna 

Erlojuaren maiztasunaren kalkulua zure uneko Erlojuaren maiztasuna eta CLOCK zatitzailean oinarrituta, MHz-tan bistaratuta.
Fabric Clock Frequency (MHz-tan) = Erlojuaren maiztasuna / CLOCK zatitzailea

Memoria banda zabalera 

Memoriaren banda-zabalera kalkulatzea zure uneko Erlojuaren Maiztasunaren balioa Mbps-tan oinarrituta.
Memoriaren banda zabalera (Mbps-tan) = 2 * Erlojuaren maiztasuna

Banda zabalera osoa

Banda-zabalera osoaren kalkulua zure uneko Erlojuaren Maiztasunaren, Datuen Zabaleraren eta ERLOIAREN zatitzailearen arabera, Mbps-tan.
Banda-zabalera osoa (Mbps-tan) = (2 * Erlojuaren maiztasuna * Datuen zabalera) / ERLOIA Zatitzailea

FDDR kontroladorearen konfigurazioa

Fabric DDR kontrolagailua kanpoko DDR memoria batera sartzeko erabiltzen duzunean, DDR kontrolagailua exekuzioan konfiguratu behar da. Hau konfigurazio-datuak DDR kontrolagailu dedikatuen konfigurazio-erregistroetan idatziz egiten da. Konfigurazio-datu hauek kanpoko DDR memoriaren eta zure aplikazioaren ezaugarrien araberakoak dira. Atal honek konfigurazio-parametro hauek FDDR kontrolagailu konfiguratzailean nola sartu eta konfigurazio-datuak nola kudeatzen diren deskribatzen du hasierako periferikoen soluzio orokorraren zati gisa. Ikus Periferikoen Hasierako Erabiltzailearen Gidara Peripheral Initialization irtenbideari buruzko informazio zehatza lortzeko.

Fabric DDR Kontrol Erregistroak 

Fabric DDR kontrolagailuak exekuzioan konfiguratu behar diren erregistro multzo bat du. Erregistro horien konfigurazio-balioek parametro desberdinak adierazten dituzte (adibidezample, DDR modua, PHY zabalera, leherketa modua, ECC, etab.). DDR kontrolagailuen konfigurazio-erregistroei buruzko xehetasunak lortzeko, ikusi Microsemi SmartFusion2 Erabiltzailearen Gidara.

Fabric DDR Erregistroen konfigurazioa 

Erabili Memoriaren hasierako (2-1. irudia) eta Memoriaren denbora (2-2. irudia) fitxak zure DDR memoriari eta aplikazioari dagozkion parametroak sartzeko. Fitxa hauetan sartzen dituzun balioak automatikoki itzultzen dira erregistroko balio egokietara. Parametro zehatz batean klik egiten duzunean, horri dagokion erregistroa deskribatzen da Erregistroaren deskribapen-leihoan (1. orrialdeko 1-4 irudia).

2-1 Irudia • FDDR konfigurazioa – Memoriaren hasierako fitxa

2-2 Irudia • FDDR konfigurazioa – Memoriaren denboraren fitxa

DDR konfigurazioa inportatzen Files

DDR Memoriaren parametroak Memoriaren hasierako eta Denbora fitxak erabiliz sartzeaz gain, DDR erregistroko balioak inporta ditzakezu batetik. file. Horretarako, egin klik Inportatu konfigurazioa botoian eta joan testura file DDR erregistroen izenak eta balioak dituena. 2-3 irudiak inportazio-konfigurazio sintaxia erakusten du.

2-3 Irudia • DDR Erregistroaren konfigurazioa File Sintaxia

Oharra: Erregistro-balioak GUI erabiliz sartu beharrean inportatzea aukeratzen baduzu, beharrezkoak diren erregistro-balio guztiak zehaztu behar dituzu. Ikus SmartFusion2 Erabiltzailearen Gida xehetasunetarako

DDR konfigurazioa esportatzen Files

Uneko erregistroaren konfigurazio-datuak testu batera ere esporta ditzakezu file. Hau file inportatu dituzun erregistro-balioak (halakorik balego) eta elkarrizketa-koadro honetan sartu dituzun GUI parametroetatik kalkulatutakoak izango ditu.
DDR erregistroaren konfigurazioan egin dituzun aldaketak desegin nahi badituzu, Berreskuratu lehenetsiarekin egin dezakezu. Honek erregistroaren konfigurazio-datu guztiak ezabatzen ditu eta datu hauek berriro inportatu edo berriro sartu behar dituzu. Datuak hardware berrezartzeko balioetara berrezartzen dira.

Sortutako Datuak 

Sakatu Ados konfigurazioa sortzeko. Orokorra, Memoria-denbora eta Memoria-Hasierako fitxan egindako sarreran oinarrituta, FDDR konfiguratzaileak DDR konfigurazio-erregistro guztien balioak kalkulatzen ditu eta balio horiek zure firmware-proiektuan eta simulaziora esportatzen ditu. files. Esportatua file sintaxia 2-4 irudian ageri da.

2-4 Irudia • Esportatutako DDR Erregistroaren konfigurazioa File Sintaxia

Firmwarea

SmartDesign-a sortzen duzunean, honako hau files /firmware/ drivers_config/sys_config direktorioan sortzen dira. Hauek fileCMSIS firmwarearen nukleoak behar bezala biltzeko eta zure egungo diseinuari buruzko informazioa edukitzeko beharrezkoak dira, periferikoen konfigurazio-datuak eta erlojuaren konfigurazio-informazioa barne MSSrako. Ez editatu hauek files eskuz, zure erro-diseinua birsortzen den bakoitzean birsortzen baitira.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR konfigurazio datuak.
• sys_config_fddr_define.h – FDDR konfigurazio datuak.
• sys_config_mss_clocks.h – MSS erlojuen konfigurazioa

Simulazioa

Zure MSSarekin lotutako SmartDesign-a sortzen duzunean, honako simulazioa files / simulation direktorioan sortzen dira:

• proba.bfm – Goi-mailako BFM file SmartFusion2 MSS Cortex-M3 prozesadorea erabiltzen duen edozein simulaziotan exekutatzen dena. Peripheral_init.bfm eta user.bfm exekutatzen ditu, ordena horretan.
• periferiko_init.bfm – Cortex-M3-n main() prozeduran sartu aurretik exekutatzen den CMSIS::SystemInit() funtzioa emulatzen duen BFM prozedura dauka. Diseinuan erabilitako edozein periferikoren konfigurazio-datuak kopiatzen ditu periferikoen konfigurazio-erregistro egokietara eta, ondoren, periferiko guztiak prest egon arte itxarongo du erabiltzaileak periferiko horiek erabil ditzakeela baieztatu aurretik.
• FDDR_init.bfm – Sartu dituzun Fabric DDR konfigurazio-erregistroko datuen idazketak simulatzen dituzten BFM idazteko komandoak ditu (Editatu erregistroak elkarrizketa-koadroa erabiliz) DDR Controller erregistroetan.
• erabiltzailea.bfm – Erabiltzaileen komandoetarako pentsatua. Datu-bidea simulatu dezakezu zure BFM komandoak gehituz honetan file. Aginduak honetan file peripheral_init.bfm amaitu ondoren exekutatuko da.

erabiliz files goian, konfigurazio bidea automatikoki simulatzen da. User.bfm editatu besterik ez duzu behar file datu-bidea simulatzeko. Ez editatu test.bfm, peripheral_init.bfm edo MDDR_init.bfm files hauek bezala files birsortzen dira zure erro-diseinua birsortzen den bakoitzean.

Fabric DDR konfigurazio bidea 

Hasierako periferikoen irtenbideak, Fabric DDR konfigurazio-erregistroaren balioak zehazteaz gain, APB konfigurazio-datuen bidea MSS-n (FIC_2) konfiguratzea eskatzen du. SystemInit() funtzioak datuak FDDR konfigurazio-erregistroetan idazten ditu FIC_2 APB interfazearen bidez.

Oharra: System Builder erabiltzen ari bazara konfigurazio bidea automatikoki ezarri eta konektatzen da.

2-5 Irudia • FIC_2 Konfiguratzailea baino gehiagoview

FIC_2 interfazea konfiguratzeko:

1. Ireki FIC_2 konfiguratzailearen elkarrizketa-koadroa (2-5 irudia) MSS konfiguratzailetik.
2. Hautatu Hasieratu periferikoak Cortex-M3 erabiliz aukera.
3. Ziurtatu MSS DDR markatuta dagoela, baita Fabric DDR/SERDES blokeak erabiltzen ari bazara ere.
4. Egin klik Ados zure ezarpenak gordetzeko. Honek FIC_2 konfigurazio atakak agerian uzten ditu (Erlojua, Berrezarri eta APB bus interfazeak), 2-6 Irudian erakusten den moduan.
5. Sortu MSS. FIC_2 atakak (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK eta FIC_2_APB_M_RESET_N) orain MSS interfazean azaltzen dira eta CoreSF2Config eta CoreSF2Reset-era konekta daitezke, Periferikoen hasierako irtenbidearen zehaztapenaren arabera.

2-6 Irudia • FIC_2 Portuak

Portuaren Deskribapena

FDDR Core Portuak 

3-1 taula • FDDR Core Portuak

Portuaren izena	Norabidea	Deskribapena
CORE_RESET_N	IN	FDDR kontrolagailua berrezarri
CLK_BASE	IN	FDDR Fabric Interface Erlojua
FPLL_LOCK	KANPO	FDDR PLL Blokeatu irteera - altua FDDR PLL blokeatuta dagoenean
CLK_BASE_PLL_LOCK	IN	Fabric PLL blokeoaren sarrera. Sarrera hau Erabili FAB_PLL_LOCK aukera hautatzen denean soilik azaltzen da.

Eten Portuak

Portu-talde hau agerian geratzen da Gaitu etenaldiak aukera hautatzen duzunean.

3-2 Taula • Eten Portuak

Portuaren izena	Norabidea	Deskribapena
PLL_LOCK_INT	KANPO	FDDR PLL blokeatzen denean baieztatzen du.
PLL_LOCKLOST_INT	KANPO	FDDR PLL blokeoa galtzen denean baieztatzen du.
ECC_INT	KANPO	ECC Gertaera bat gertatzen denean baieztatzen du.
IO_CALIB_INT	KANPO	I/O kalibrazioa amaitzen denean baieztatzen du.
FIC_INT	KANPO	Fabric interfazean AHB/AXI protokoloan errore bat dagoenean baieztatzen du.

APB3 Konfigurazio Interfazea 

3-3 taula • APB3 Konfigurazio Interfazea

Portuaren izena	Norabidea	Deskribapena
APB_S_PENABLE	IN	Esklabo gaitu
APB_S_PSEL	IN	Esklabo hautatzea
APB_S_PWRITE	IN	Idatzi Gaitu
APB_S_PADDR[10:2]	IN	Helbidea
APB_S_PWDATA[15:0]	IN	Datuak idatzi
APB_S_PREADY	KANPO	Esklabo Prest
APB_S_PSLVERR	KANPO	Esklabo errorea
APB_S_PRDATA[15:0]	KANPO	Irakurri Datuak
APB_S_PRESET_N	IN	Esklabo berrezarri
APB_S_PCLK	IN	Erlojua

DDR PHY Interfazea 

3-4 taula • DDR PHY Interfazea 

Portuaren izena	Norabidea	Deskribapena
FDDR_CAS_N	KANPO	DRAM CASN
FDDR_CKE	KANPO	DRAM CKE
FDDR_CLK	KANPO	Erlojua, P aldean
FDDR_CLK_N	KANPO	Erlojua, N aldean
FDDR_CS_N	KANPO	DRAM CSN
FDDR_ODT	KANPO	DRAM ODT
FDDR_RAS_N	KANPO	DRAM RASN
FDDR_RESET_N	KANPO	DRAM berrezarri DDR3rako
FDDR_WE_N	KANPO	DRAM WEN
FDDR_ADDR[15:0]	KANPO	Dram Helbide bits
FDDR_BA[2:0]	KANPO	Dram Bankaren helbidea
FDDR_DM_RDQS[4:0]	INOUT	Dram Datu Maskara
FDDR_DQS[4:0]	INOUT	Dram Data Strobe Sarrera/Irteera – P aldea
FDDR_DQS_N[4:0]	INOUT	Dram Data Strobe Sarrera/Irteera - N Aldea
FDDR_DQ[35:0]	INOUT	DRAM Datu Sarrera/Irteera
FDDR_FIFO_WE_IN[2:0]	IN	FIFO seinalean
FDDR_FIFO_WE_OUT[2:0]	KANPO	FIFO irteera seinalea
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram Datu Maskara
FDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Sarrera/Irteera – P aldea
FDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Sarrera/Irteera - N Aldea
FDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM Datu Sarrera/Irteera
FDDR_DQS_TMATCH_0_IN	IN	FIFO seinalean
FDDR_DQS_TMATCH_0_OUT	KANPO	FIFO irteera seinalea
FDDR_DQS_TMATCH_1_IN	IN	FIFO seinalean (32 biteko soilik)
FDDR_DQS_TMATCH_1_OUT	KANPO	FIFO irteerako seinalea (32 biteko soilik)
FDDR_DM_RDQS_ECC	INOUT	Dram ECC Datu Maskara
FDDR_DQS_ECC	INOUT	Dram ECC Data Strobe Sarrera/Irteera - P aldea
FDDR_DQS_ECC_N	INOUT	Dram ECC Data Strobe Sarrera/Irteera - N Aldea
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC Datu Sarrera/Irteera
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO seinalean
FDDR_DQS_TMATCH_ECC_OUT	KANPO	ECC FIFO irteerako seinalea (32 biteko soilik)

Oharra: Portu batzuen portuen zabalerak PHY zabaleraren aukeraketaren arabera aldatzen dira. Halako atakak adierazteko "[a:0]/ [b:0]/[c:0]" idazkera erabiltzen da, non "[a:0]" portuaren zabalerari egiten dio erreferentzia 32 biteko PHY zabalera hautatzen denean. , "[b:0]" 16 biteko PHY zabalerari dagokio eta "[c:0]" 8 biteko PHY zabalerari.

AXI Bus Interfazea 

3-5 taula • AXI Bus Interfazea

Portuaren izena	Norabidea	Deskribapena
AXI_S_AWREADY	KANPO	Idatzi helbidea prest
AXI_S_WREADY	KANPO	Idatzi helbidea prest
AXI_S_BID[3:0]	KANPO	Erantzunaren IDa
AXI_S_BRESP[1:0]	KANPO	Idatzi erantzuna
AXI_S_BVALID	KANPO	Idatzi erantzuna baliozkoa
AXI_S_ARREADY	KANPO	Irakurri helbidea prest
AXI_S_RID[3:0]	KANPO	Irakurri ID Tag
AXI_S_RRESP[1:0]	KANPO	Irakurri Erantzuna
AXI_S_RDATA[63:0]	KANPO	Irakurri datuak
AXI_S_RLAST	KANPO	Irakurri azkena - Seinale honek irakurketa-leherketa bateko azken transferentzia adierazten du.
AXI_S_RVALID	KANPO	Irakurri helbidea baliozkoa
AXI_S_AWID[3:0]	IN	Idatzi helbidea ID
AXI_S_AWADDR[31:0]	IN	Helbidea idatzi
AXI_S_AWLEN[3:0]	IN	Leherketaren luzera
AXI_S_AWSIZE[1:0]	IN	Leherketaren tamaina
AXI_S_AWBURST[1:0]	IN	Leherketa mota
AXI_S_AWLOCK[1:0]	IN	Blokeo mota - Seinale honek transferentziaren ezaugarri atomikoei buruzko informazio gehigarria eskaintzen du.
AXI_S_AWVALID	IN	Idatzi helbidea baliozkoa
AXI_S_WID[3:0]	IN	Idatzi datu IDa tag
AXI_S_WDATA[63:0]	IN	Datuak idatzi
AXI_S_WSTRB[7:0]	IN	Idatzi estroboak
AXI_S_WLAST	IN	Idatzi azkena
AXI_S_WVALID	IN	Idatzi baliozkoa
AXI_S_BREADY	IN	Idatzi prest
AXI_S_ARID[3:0]	IN	Irakurri Helbidea ID
AXI_S_ARADDR[31:0]	IN	Irakurri helbidea
AXI_S_ARLEN[3:0]	IN	Leherketaren luzera
AXI_S_ARSIZE[1:0]	IN	Leherketaren tamaina
AXI_S_ARBURST[1:0]	IN	Leherketa mota
AXI_S_ARLOCK[1:0]	IN	Blokeo mota
AXI_S_ARVALID	IN	Irakurri helbidea baliozkoa
AXI_S_RREADY	IN	Irakurri helbidea prest
Portuaren izena	Norabidea	Deskribapena
AXI_S_CORE_RESET_N	IN	MDDR berrezarri globala
AXI_S_RMW	IN	64 biteko errei baten byte guztiak AXI transferentzia baten taupada guztietarako balio duten ala ez adierazten du. Taupada guztietan byte guztiak baliozkoak direla adierazten du eta kontrolagailuak komandoak idatzi behar ditu lehenetsita. Byte batzuk baliogabeak direla eta kontrolatzaileak RMW komandoak lehenetsi behar dituela adierazten du. Hau AXI idazteko helbide-kanal albo-bandaren seinale gisa sailkatuta dago eta AWVALID seinalearekin balio du. ECC gaituta dagoenean bakarrik erabiltzen da.

AHB0 Bus Interfazea 

3-6 taula • AHB0 Bus Interfazea 

Portuaren izena	Norabidea	Deskribapena
AHB0_S_HREADYOUT	KANPO	AHBL esklaboa prest - Idazketarako altua denean esklaboa datuak onartzeko prest dagoela adierazten du eta irakurtzeko altua denean datuak baliozkoak direla adierazten du.
AHB0_S_HRESP	KANPO	AHBLren erantzunaren egoera - Transakzio baten amaieran altua egiten denean transakzioa akatsekin amaitu dela adierazten du. Transakzio baten amaieran baxua jartzen denean transakzioa behar bezala burutu dela adierazten du.
AHB0_S_HRDATA[31:0]	KANPO	AHBL irakurri datuak - Irakurri esklaboaren datuak maisuari
AHB0_S_HSEL	IN	AHBL esklabo hautatzea - ​​Baieztatzean, esklaboa AHB autobusean une honetan hautatutako AHBL esklaboa da.
AHB0_S_HADDR[31:0]	IN	AHBL helbidea - AHBL interfazeko byte-helbidea
AHB0_S_HBURST[2:0]	IN	AHBL Leherketaren luzera
AHB0_S_HSIZE[1:0]	IN	AHBL transferentzia-tamaina - Uneko transferentziaren tamaina adierazten du (8/16/32 byteko transakzioak soilik)
AHB0_S_HTRANS[1:0]	IN	AHBL transferentzia mota - Uneko transakzioaren transferentzia mota adierazten du.
AHB0_S_HMASTLOCK	IN	AHBL blokeoa: uneko transferentzia blokeatutako transakzio baten parte da baieztatzen denean.
AHB0_S_HWRITE	IN	AHBL idazketa: altua denean uneko transakzioa idazketa bat dela adierazten du. Baxuak uneko transakzioa irakurketa bat dela adierazten du.
AHB0_S_HREADY	IN	AHBL prest: altua denean, esklaboa transakzio berri bat onartzeko prest dagoela adierazten du.
AHB0_S_HWDATA[31:0]	IN	AHBL idazteko datuak - Idatzi datuak maisutik esklabora

AHB1 Bus Interfazea 

3-7 taula • AHB1 Bus Interfazea

Portuaren izena	Norabidea	Deskribapena
AHB1_S_HREADYOUT	KANPO	AHBL esklabo prest - Idazketarako altua denean, esklaboa datuak onartzeko prest dagoela adierazten du, eta irakurtzeko altua denean, datuak baliozkoak direla adierazten du.
AHB1_S_HRESP	KANPO	AHBLren erantzunaren egoera - Transakzio baten amaieran altua egiten denean transakzioa akatsekin amaitu dela adierazten du. Transakzio baten amaieran baxua jartzen denean, transakzioa behar bezala burutu dela adierazten du.
AHB1_S_HRDATA[31:0]	KANPO	AHBL irakurri datuak - Irakurri esklaboaren datuak maisuari
AHB1_S_HSEL	IN	AHBL esklabo hautatzea - ​​Baieztatzean, esklaboa AHB autobusean une honetan hautatutako AHBL esklaboa da.
AHB1_S_HADDR[31:0]	IN	AHBL helbidea - AHBL interfazeko byte-helbidea
AHB1_S_HBURST[2:0]	IN	AHBL Leherketaren luzera
AHB1_S_HSIZE[1:0]	IN	AHBL transferentzia-tamaina - Uneko transferentziaren tamaina adierazten du (8/16/32 byteko transakzioak soilik).
AHB1_S_HTRANS[1:0]	IN	AHBL transferentzia mota - Uneko transakzioaren transferentzia mota adierazten du.
AHB1_S_HMASTLOCK	IN	AHBL blokeoa: baieztatzen denean, uneko transferentzia blokeatutako transakzio baten parte da.
AHB1_S_HWRITE	IN	AHBL idazketa: altua denean, uneko transakzioa idazketa bat dela adierazten du. Baxua denean, uneko transakzioa irakurketa bat dela adierazten du.
AHB1_S_HREADY	IN	AHBL prest: altua denean, esklaboa transakzio berri bat onartzeko prest dagoela adierazten du.
AHB1_S_HWDATA[31:0]	IN	AHBL idazteko datuak - Idatzi datuak maisutik esklabora

Produktuaren laguntza

Microsemi SoC Products Group-ek bere produktuak babesten ditu hainbat laguntza-zerbitzurekin, besteak beste, Bezeroarentzako Zerbitzua, Bezeroentzako Laguntza Zentro Teknikoa, webgunea, posta elektronikoa eta mundu osoko salmenta bulegoak. Eranskin honek Microsemi SoC Products Group-ekin harremanetan jartzeari eta laguntza-zerbitzu hauek erabiltzeari buruzko informazioa jasotzen du.

Bezeroarentzako Zerbitzua 

Jarri harremanetan Bezeroarentzako Zerbitzuarekin produktuen laguntza teknikoa ez den, hala nola produktuen prezioak, produktuen bertsio berritzeak, eguneratze-informazioa, eskaeraren egoera eta baimena lortzeko.
Ipar Amerikatik, deitu 800.262.1060 telefonora
Mundutik, deitu 650.318.4460 telefonora
Faxa, munduko edozein lekutatik, 408.643.6913

Bezeroaren Laguntza Teknikorako Zentroa 

Microsemi SoC Products Group-ek bere Bezeroentzako Laguntza Teknikorako Zentroa eskaintzen du Microsemi SoC produktuei buruzko zure hardware, software eta diseinuko galderei erantzuten lagunduko dizuten ingeniari trebeekin. Bezeroaren Laguntza Teknikorako Zentroak denbora asko ematen du aplikazioen oharrak, diseinu-ziklo arrunteko galderei erantzunak, arazo ezagunei buruzko dokumentazioa eta hainbat galdera-galderak sortzen. Beraz, gurekin harremanetan jarri aurretik, bisitatu gure sareko baliabideak. Litekeena da dagoeneko zure galderei erantzuna ematea.

Laguntza Teknikoa 

Bisitatu Bezeroarentzako Arreta Zerbitzura webgunea (www.microsemi.com/soc/support/search/default.aspx) informazio eta laguntza gehiago lortzeko. Erantzun asko aurki daitezke bilaketan web baliabideak diagramak, ilustrazioak eta beste baliabide batzuetarako estekak ditu webgunea.

Webgunea

Hainbat informazio tekniko eta ez-teknikoa araka dezakezu SoC hasierako orrialdean, helbidean www.microsemi.com/soc.

Bezeroaren Laguntza Teknikorako Zentroarekin harremanetan jartzea 

Gaitasun handiko ingeniariek Laguntza Teknikorako Zentroa osatzen dute. Laguntza Teknikoko Zentroarekin harremanetan jar zaitezke posta elektronikoz edo Microsemi SoC Products Group-en bidez webgunea.

Posta elektronikoa

Zure galdera teknikoak gure helbide elektronikora helarazi eta erantzunak jaso ditzakezu posta elektronikoz, faxez edo telefonoz. Gainera, diseinu arazoak badituzu, zure diseinua posta elektronikoz egin dezakezu files laguntza jasotzeko. Egun osoan zehar posta elektronikoko kontua etengabe kontrolatzen dugu. Zure eskaera bidaltzean, mesedez, ziurtatu zure izen-abizenak, enpresaren izena eta zure harremanetarako informazioa sartzen dituzula eskaera eraginkortasunez prozesatzeko. Laguntza teknikoaren helbide elektronikoa da soc_tech@microsemi.com.

Nire kasuak 

Microsemi SoC Products Group bezeroek kasu teknikoak linean bidal ditzakete eta jarraipena egin dezakete Nire kasua atalera joanda

AEBetatik kanpo 

AEBetako ordu-eremuetatik kanpo laguntza behar duten bezeroek laguntza teknikoarekin harremanetan jar daitezke posta elektroniko bidez (soc_tech@microsemi.com) edo jarri harremanetan tokiko salmenta bulego batekin. Salmenta bulegoen zerrendak helbidean aurki daitezke www.microsemi.com/soc/company/contact/default.aspx.

ITAR Laguntza Teknikoa

Armen Trafikoaren Nazioarteko Araudiak (ITAR) arautzen dituen RH eta RT FPGAen laguntza teknikoa lortzeko, jar zaitez gurekin harremanetan soc_tech_itar@microsemi.com. Bestela, Nire kasuak atalean, hautatu Bai ITAR goitibeherako zerrendan. ITARek araututako Microsemi FPGAen zerrenda osoa lortzeko, bisitatu ITAR web orrialdea.

Microsemi Corporation (NASDAQ: MSCC) irtenbide erdieroaleen zorro osoa eskaintzen du: aeroespaziala, defentsa eta segurtasuna; enpresa eta komunikazioak; eta industria eta energia alternatiboen merkatuak. Produktuen artean, errendimendu handiko, fidagarritasun handiko gailu analogikoak eta RF, seinale mistoa eta RF zirkuitu integratuak, SoC pertsonalizagarriak, FPGAak eta azpisistema osoak daude. Microsemi-k Aliso Viejo-n (Kalifornia) du egoitza. Lortu informazio gehiago hemen www.microsemi.com.

© 2014 Microsemi Corporation. Eskubide guztiak erreserbatuak. Microsemi eta Microsemi logotipoa Microsemi Corporation-en marka komertzialak dira. Gainerako marka komertzialak eta zerbitzu-markak dagozkien jabeen jabetzakoak dira.

Microsemi Egoitza Korporatiboa
One Enterprise, Aliso Viejo CA 92656 AEB
AEBetan: +1 949-380-6100
Salmentak: +1 949-380-6136
Faxa: +1 949-215-4996

Dokumentuak / Baliabideak

Microsemi SmartFusion2 FPGA Fabric DDR kontrolagailuaren konfigurazioa [pdfErabiltzailearen gida SmartFusion2 FPGA Fabric DDR kontrolagailuaren konfigurazioa, SmartFusion2, FPGA Fabric DDR kontrolagailuaren konfigurazioa, kontroladorearen konfigurazioa

Erreferentziak

• Erabiltzailearen eskuliburua